Проектирование устройства для приема данных

Тип работы:
Контрольная
Предмет:
Коммуникации, связь, цифровые приборы и радиоэлектроника


Узнать стоимость

Детальная информация о работе

Выдержка из работы

Содержание

  • 1. Техническое задание
  • 2. Анализ техническое задание
  • 3. Выбор элементной базы
  • 3.1 Применение микропроцессора К1810ВМ88
  • 3.2 Применение генератора тактовых импульсов К1810ГФ84
  • 3.3 Применение программируемого последовательного интерфейса КР580ВВ51
  • 3.4 Применение контроллера прямого доступа к памяти К1810ВТ37
  • 3.5 Применение АЦП последовательного приближения К572ПВ3
  • 3.6 Выбор логики для сопряжения устройств
  • 4. Разделение адресного пространства
  • 5 Алгоритм работы системы
  • 6. Программа
  • Заключение
  • Литература

1. Техническое задание

В данном курсовом проекте необходимо разработать устройство, которое производит прием данных с АЦП в режиме прямого доступа к памяти (ПДП). Необходимо принять 500? N0? 1000 отсчетов и записать их в ОЗУ. Среди полученных отсчетов необходимо найти отсчет с максимальным значением и вывести его на последовательный порт.

контроллер микропроцессор память импульс

2. Анализ техническое задание

В данном курсовом проекте принято решение ввести в ОЗУ 1000 отсчетов (N0=1000) из АЦП, каждый из которых составляет 1 байт. Поэтому удобно взять 10 разрядное ОЗУ, объем которой составляет 210 байт = 1024 байт. Свободная память ОЗУ, которая осталась после запись отсчетов, используется для нахождения отсчета с максимальным значения.

Для обеспечения режима ПДП используется контроллер ПДП К1810ВТ37. Данный контроллер позволяет работать с АЦП как с медленнодействующим устройством, что обеспечивает выполнения правильного преобразования аналогового сигнала в цифровую форму.

Отсчет с максимальным значением выводиться на программируемый последовательный интерфейс КР580ВВ51. Далее отсчет может быть передан, например, в другую микропроцессорную систему.

3. Выбор элементной базы

3.1 Применение микропроцессора К1810ВМ88

Микропроцессор выбирается по функциональным возможностям и быстродействию работы, чтобы можно было реализовать данное техническое задание.

Достаточно хорошими функциональными возможностями и быстродействием обладает микросхема К1810ВМ88, представляющая собой однокристальный 16-битовый микропроцессор (МП) с 8-битовой внешней шиной данных. МП К1810ВМ88 выполнен по высококачественной n-МОП — технологии. Кристалл микросхемы с геометрическими размерами 5. 5×5.5 мм содержит около 29 000 транзисторов и потребляет 1.7 Вт от источника питания +5 В. Основные операции обработки данных (сложение, вычитание, логические действия) типа регистр-регистр выполняются за три такта, что обеспечивает быстродействие 1. 66*106 операций/сек. при периоде тактовых импульсов 200 нс.

МП К1810ВМ88 содержит 14 16-битовых внутренних регистров и образует 8-битовую шину данных для связи с внешней памятью и портами ввода-вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт = 220 = 1 048 576 байт. Пространство памяти разделяется на сегменты по 64 Кбайт, причем в любой момент времени МП может обращаться к ячейкам четырех сегментов, которые программно выбраны в качестве текущих. Для сокращения необходимого числа выводов МП младшие 8 адресных линий мультиплексированы во времени с линиями данных и составляют единую шину адреса/данных (ШАД). [1]

Назначение выводов, использованных в курсовом проекте, приведено в таблице 1.

Таблица 1

Обозначение

Назначение

Тип

AD0-AD7

Линии шины адреса/данных (ШАД)

Выход (z)

AD8-AD15

Старшие 8 адресных линий шины адреса (ША)

Выход (z)

RD

Чтение, строб, указывающий на то, что МП выполняет цикл чтения

Выход (z)

WR

Запись, строб, указывающий на то, что МП выполняет цикл записи

Выход (z)

M/IO

Обращение к ЗУ или ВУ в данном цикле

Выход (z)

DT/R

Передача/прием данных, определяет направление пересылки данных по ШАД

Выход (z)

DEN

Разрешение данных, стробирует появление данных на ШАД

Выход (z)

ALE

Разрешение регистра-защелки адреса, стробирует появление адресной информации в Т1 на ШАД

Выход

Uсс

Напряжение питания

Вход

GND

Общий вывод

Выход

MN/MX

Минимальный/максимальный, обеспечивает соответствующий режим работы МП

Вход

READY

Готовность, подтверждение того, что адресованное устройство готово к взаимодействию с МП при передачи данных

Вход

RESET

Сброс, заставляет МП немедленно прекратить выполняемые действия и затем возобновить выполнение программы сначала

Вход

CLK

Тактовые импульсы, обеспечивающие синхронизацию работы МП

Вход

3.2 Применение генератора тактовых импульсов К1810ГФ84

В качестве генератора тактовых импульсов (ГТИ) выбираем микросхему К1810ГФ84. ГТИ включает схемы формирования тактовых сигналов (OSC, CLK, PCLK), сигнала сброса (RESET) и сигнала готовности (READY). [1]

Схема формирования тактовых импульсов вырабатывает сигналы: CLK — тактовой частоты для МП К1810ВМ88, PCLK — тактовой частоты для управления периферийными БИС, OSC — тактовой частоты задающего генератора, необходимые для управления устройствами, входящими в систему, и для синхронизации. Сигнал OSC в данном курсовом проекте не используется. Сигналы синхронны, их частоты связаны соотношением FCLK = 2*FPCLK = 5 МГц. Так как вход F/C подключен к «земле», то ГТИ работает в режиме формирования сигналов от внешнего генератора, а именно, от кварцевого резонатора ZQ, подключенного к входам Х1 и Х2.

Схема формирования сигнала сброса RESET имеет на входе триггер Шмитта, а на выходе — триггер, формирующий фронт сигнала RESET по срезу CLK. В данном курсовом проекте к входу RES подключается цепочка, обеспечивающая автоматическое формирование сигнала при включении источника питания.

Схема формирования сигнала готовности READY используется для подтверждения готовности к обмену. Имеется две пары идентичных сигналов RDY1, AEN1 и RDY2, AEN2. Сигналы RDY формируются элементами, входящими в систему, и свидетельствуют об их готовности к обмену. В данном курсовом эти сигналы не используются и поэтому на выводы RDY подается «1» (уровень логической единицы). Сигналы AEN разрешают формирование сигнала READY по сигналам RDY. Они также не используются при проектировании устройства — поэтому выводы AEN подключаются к «земле».

3.3 Применение программируемого последовательного интерфейса КР580ВВ51

Для сопряжения микропроцессорной структуры и приемника сигналов используется микросхема КР580ВВ51, представляющая собой универсальное синхронно-асинхронное программируемое приемно-передающее устройство. В данном курсовом проекте КР580ВВ51 (ВВ51) работает только как асинхронное передающее устройство, поэтому достаточно рассмотреть работу ВВ51 по асинхронной передаче данных. Эта микросхема преобразует данные из ШД в параллельной форме в данные передаваемые по цифровому радиоканала (в последовательной форме).

В качестве сигнала выборки устройства CS выбирается один из разрядов шины адреса. Низкий уровень сигнала CS обеспечивает включение устройства в работу. Сигнал C/D определяет вид информации: при низком уровне лог.0 передаваемая информация представляет собой данные; при высоком уровне лог.1 передаваемая информация является словом состояния (служебной информацией, определяющей состояние ВВ51) либо представляет собой управляющие слова, передаваемые из МП для обеспечения в ВВ51 требуемых функций. В качестве сигнала C/D используется содержимое младшего разряда Ао шины адреса. Определить вид информации можно при рассмотрении значении выставленных на линиях C/D, RD, WR, CS, как представлено в таблица 2.

Таблица 2

Входные сигналы

Направление передачи

Вид информации

C/D

RD

WR

CS

0

0

1

0

ВВ51> ШД

Данные

0

1

0

0

ШД> ВВ51

Данные

1

0

1

0

ВВ51> ШД

Слово состояния

1

1

0

0

ШД> ВВ51

Управляющее слово

Для начала работы с ВВ51 необходимо его инициализировать с помощью передачи в ВВ51 управляющего слова. Управляющими словами являются инструкции режима и инструкции команды.

Инструкцией режима выбирается асинхронный или синхронный режим работы ВВ51. Она имеет следующий вид для выбора асинхронного режима:

D7

D6

D5

D4

D3

D2

D1

D0

где — D7, D6 определяют длину стоповой посылки

D7

D6

0

0

Не верно

0

1

1 бит

1

0

1.5 бит

1

1

2 бит

D5, D4 определяют контроль четности/нечетности

D5

1

четность

0

нечетность

D4

1

есть контроль

0

нет контроля

D3, D2 определяют длину слова (принимаемых данных)

D3

D2

0

0

5 бит

0

1

6 бит

1

0

7 бит

1

1

8 бит

D1, D0 определяет скорость передачи данных

D1

D0

0

1

1: 1

1

0

1: 1/16

1

1

1: 1/64

Если разряды D1 и D0 содержат нули, то режим работы определяется как синхронный. Так как в курсовом проекте используется асинхронный режим работы ВВ51, то подробно рассматривать синхронный режим не целесообразно. Инструкция команды имеет следующий вид:

D7

D6

D5

D4

D3

D2

D1

D0

где — D7 = 1 — поиск синхросигналов

D6 = 1 — установка микросхемы в исходное состояние

D5 = 1 — запрос о готовности приемника терминала принять данные

D4 = 1 — установка триггеров ошибок в исходное состояние

D3 = 1 — конец передачи

D2

0

нет приема

1

Прием

D1 = 1 — запрос о готовности передатчика терминала передать данные

D0

0

нет вывода

1

Вывод

-

Инструкции режима и инструкции команды необходимо переслать в ВВ51 до начала работы. [2]

Принцип работы ВВ51 по передаче данных следующий:

Необходимо сначала запрограммировать ВВ51, записав в ВВ51 инструкции режима и инструкции команды в соответствии с таблице 2 и форматами управляющих слов, указанными выше. Теперь ВВ51 готов передать данные.

Для работы в ВВ51 передается инструкция режима и инструкция команды следующего содержания:

D7 D6 D5 D4 D3 D2 D1 D0

0

0

1

0

0

0

0

1

В ней D5 = 1 предусматривает выдачу из ВВ51 в ВУ сигнала запроса готовности приемника терминала RTS; D0 = 1 свидетельствует о том, что предстоит вывод данных в ВУ.

3.4 Применение контроллера прямого доступа к памяти К1810ВТ37

Режим ПДП является самым скоростным способом обмена, который реализуется с помощью специальных аппаратных средств — контроллеров ПДП (КПДП) без использования программного обеспечения. Для осуществления режима ПДП контроллер должен выполнить ряд последовательных операций (рисунок 1):

1) принять запрос DREQ на ПДП от ВУ;

2) сформировать запрос HRQ на захват шин для ЦП;

3) принять сигнал HLDA, подтверждающий этот факт после того, как ЦП войдет в состояние захвата (ШД, ША, ШУ в z-состоянии);

4) сформировать сигнал DACK, сообщающий ВУ о начале выполнения циклов ПДП;

5) сформировать на ША адрес ячейки памяти, предназначенный для обмена;

6) выработать сигналы MR, IOW и MW, IOR, обеспечивающие управление обменом;

7) по окончании ПДП либо повторить цикл ПДП, изменив адрес, либо прекратить ПДП, сняв запросы на ПДП.

Циклы ПДП выполняются с последовательно расположенными ячейками памяти, поэтому контроллер ПДП должен иметь счетчик адреса ОЗУ. Число циклов ПДП определяется специальным счетчиком. Управление обменом осуществляется специальной логической схемой, формирующей в зависимости от типа обмена пары управляющих сигналов: MR, IOW (циклы чтения), MW, IOR (циклы записи).

Из изложенного следует, что контроллер ПДП по запросу должен взять на себя управление системными шинами и выполнять совмещенные циклы чтения/вывода или записи/ввода до тех пор, пока содержимое счетчика циклов ПДП не будет равно нулю.

Рисунок 1 — Структурная схема МПС с контроллером ПДП.

В данном курсовом проекте КПДП [1] работает в режиме блочной передачи. В данном режиме циклы ПДП осуществляются до момента установления бита ТС в регистре условий, т. е. когда счетчик циклов ПДП CWR примет значение FFFFH или передача остановится по внешнему сигналу ЕОР. В данном случае вывод EOP не используется и поэтому подключен через резистор к шине питания (+ 5В) для предотвращения формирования ложных сигналов окончания процесса. В данной работе КПДП выполняет запись данных, то есть осуществляется передача данных от ВУ к ОЗУ. Контроллер в этом случае активизирует сигналы MEMW и IOR.

Программирование контроллера осуществляется только в пассивном состоянии или при наличии на входе HLDA напряжения низкого уровня, если даже присутствует сигнал HRQ. Начальную инициализацию контроллера необходимо осуществить сразу же после включения напряжения питания по всем каналам, если даже они не используются, загружая команды и константы. Адреса внутренних регистров контроллера определяются кодом на выводах A3-A0, которые представлены в таблице 3.

Таблица 3

A3

A2

A1

A0

Команда

Операция

1

0

0

0

Ввод

Чтение регистра состояния

1

0

0

0

Вывод

Запись в регистр команд управления

1

0

0

1

То же

Запись в регистр запросов

1

0

1

0

«

Установка всех разрядов маски

1

0

1

1

«

Запись в регистр режима

1

1

0

0

«

Установка режима ввода младшего байта

1

1

0

1

Ввод

Чтение регистра временного хранения

1

1

0

1

Вывод

Общий сброс

1

1

1

0

То же

Сброс всех разрядов маски

1

1

1

1

«

Установки разрядов маски

В таблице 4 представлены коды на выводах A3-A0, соответствующие адресам регистров КПДП.

Таблица 4

A3

A2

A1

A0

Команда

Операция

0

0

0

0

Вывод

Загрузка мл. /ст. байта в регистры BAR и CAR канала 0

0

0

0

0

Ввод

Чтение содержимого CAR канала 0

0

0

0

1

Вывод

Загрузка мл. /ст. байта в регистры WCR и CWR канала 0

0

0

0

1

Ввод

Чтение содержимого CWR канала 0

0

0

1

0

Вывод

Загрузка мл. /ст. байта в регистры BAR и CAR канала 1

0

0

1

0

Ввод

Чтение содержимого CAR канала 1

0

0

1

1

Вывод

Загрузка мл. /ст. байта в регистры WCR и CWR канала 1

0

0

1

1

Ввод

Чтение содержимого CWR канала 1

0

1

0

0

Вывод

Загрузка мл. /ст. байта в регистры BAR и CAR канала 2

0

1

0

0

Ввод

Чтение содержимого CAR канала 2

0

1

0

1

Вывод

Загрузка мл. /ст. байта в регистры WCR и CWR канала 2

0

1

0

1

Ввод

Чтение содержимого CWR канала 2

0

1

1

0

Вывод

Загрузка мл. /ст. байта в регистры BAR и CAR канала 3

0

1

1

0

Ввод

Чтение содержимого CAR канала 3

0

1

1

1

Вывод

Загрузка мл. /ст. байта в регистры WCR и CWR канала 3

0

1

1

1

Ввод

Чтение содержимого CWR канала 3

В курсовом проекте программирование КПДП осуществляется следующим образом: загрузка команды установки режима; загрузка команды управления; загрузка констант во все каналы КПДП.

Формат команды установки представлен ниже:

В данной работе канал 0 работает в режиме блочной передачи (D7=1, D6=0), адреса после каждого режима ПДП инкрементируется (D5=0), выполняется цикл записи ПДП (D3=1, D2=0).

Формат команды управления представлен ниже:

В данной работе КПДП работает при условии, что на выходах DACK низкий уровень (D7=0); цикл записи нормальный (D5=0); приоритет фиксированный (D4=0); сжатие по времени не выполняется (D3=0); ПДП разрешено (D2=0); нормальная работа КПДП (D0=0).

Во время работы системы выполняется чтение слова-состояния, формат которого представлен ниже:

Чтение слова-состояния в цикле программе необходимо для того, чтобы проверить разряд ТС регистра состояния канала 0, который устанавливается в единицу после завершения блочной передачи данных.

3.5 Применение АЦП последовательного приближения К572ПВ3

Микросхема представляет собой сопрягаемый с МП АЦП последовательных приближений, выполненный по технологии КМОП [5]. Она построена таким образом, что АЦП обеспечивает основные условия сопряжения с МП, а именно:

длина цифрового слова (число разрядов) на выходе преобразователя соответствует длине слова базовых типов отечественных БИС МП;

управление его работой осуществляется непосредственно сигналами от МП с минимальными аппаратными и программными затратами;

временные характеристики АЦП хорошо совпадают с временными характеристиками большинства типов БИС МП;

цифровые выходы преобразователя допускают прямое подключение ко входным портам и шине данных МП.

По отношению к МП микросхема АЦП может использоваться как статическая память с произвольной выборкой, память со считыванием или медленная память.

Алгоритм преобразования АЦП реализуется с помощью регистра последовательных приближений, включающего сдвигающий регистр и регистр памяти на RS-триггерах. В ней выполняется операция поразрядного сдвига логической 1 в направлении от старших разрядов к младшим, хранения результата преобразования и поразрядной записи состояний компаратора напряжений (КН) при сравнении входного аналогового напряжения АЦП и напряжения на выходе ЦАП.

Логические схемы управления и синхронизации регламентируют весь процесс преобразования и согласования АЦП с внешними устройствами. С их помощью при появлении внешних сигналов RD и CS формируются сигналы внутреннего управления: сброс, начала преобразования, управление буферным регистром и выходным сигналом BUSY.

По сигналу сброса АЦП устанавливается в исходное состояние, при котором в РПП записан код 10. 00. По сигналу начала преобразования запускается внутренний асинхронный ГТИ, обслуживающий процесс преобразования и обмена данными.

При временном совпадении сигналов RD, CS и BUSY формируется сигнал управления регистром с логикой на три состояния. Помехозащищенность АЦП значительно повышена за счет применения стробируемого КН.

Состояния выводов АЦП в различных режимах работы с МП указаны в таблице 5. В данной работе АЦП работает с МП в режиме память со считыванием.

Таблица 5

Режим

Состояние входов АЦП

Состояние выходов АЦП

Функциональное состояние АЦП

CS

RD

BUSY

DB7чDB0

Статическая память с произвольной выборкой (СОЗУ)

L

H

H

z

Начало преобразования

L

H

z> данные

Считывание данных

L

H

данные> z

Сброс

H

x

x

z

Отсутствие выборки

L

H

L

z

Промежуточные преобразования

L

L

z

L

L

z

Запрещенное

Медленная память

L

H

z> данные

Считывание данных

L

данные> z

Сброс, начало преобразования

L

L

z

Промежут. преобразования

L

L

z

Запрещенное

Память со считыванием (ПЗУ)

H

H

H

z

Отсутствие выборки

z

Начало преобразования

L

L

L

z

Преобразование

L

L

z> данные

Считывание данных

H

данные> z

Сброс

H

H

H

z

Отсутствие выборки

3.6 Выбор логики для сопряжения устройств

Для организации ША используются буферные регистры КР580ИР82. Они состоят из восьми информационных триггеров (Т) с выходными схемами с тремя состояниями, общими сигналами записи информации STB и управления выходными схемами ОЕ. При сигнале высокого уровня на входе STB состояние входных линий DI7-DI0 передается на выходные линии DO7-DO0. Запоминание (защелкивание) в информационных триггерах осуществляется при переходе STB от высокого уровня к низкому. Этот сигнал подключается к выводу МП ALE. Сигнал OE управляет выходными буферами: при ОЕ = 0 буфер отпирается, при ОЕ = 1 он устанавливается в высокоомное Z-состояние. Сигнал О Е не влияет ни на состояния информационных триггеров, ни на функцию записи. В схеме этот сигнал подключается к «земле».

Для организации ШД используется шинные формирователи КР580ВА86 как буферные устройства шины данных. Формирователь состоит из восьми одинаковых функциональных блоков с общими сигналами управления Т и ОЕ. Функциональные блоки состоят из двух усилителей-формирователей с z-состояниями на выходах, схема включения которых обеспечивает разнонаправленную передачу. При входном сигнале управления направлением передачи равном нулю (Т = 0) осуществляется передача от В7-В0 к А7-А0 (режим В> А), при Т = 1 — от А7-А0 к В7-В0. Этот сигнал подключается к выводу МП DT/R. При входном сигнале разрешения передачи равном нулю (ОЕ = 0) снимается z-состояние с выхода усилителя-формирователя, выбранного по входу Т. Сигнал О Е подключается к выводу МП DEN.

В качестве ОЗУ (RAM) выбираем микросхему КР537РУ10 емкостью 211байт = 2048 байт. Подключаем соответственно к ША и ШД. В эту память записываются отсчеты, полученные с АЦП.

В качестве ППЗУ (PROM) выбираем микросхему КР556РТ7 емкостью 211байт = 2048 байт. Микросхема подключается к ША и ШД. В этой памяти хранится программа.

Для обеспечения раздельного адресного пространства, т. е. формирование сигналов MEMRD, MEMWR, IORD, IOWR, используются логические элементы «ИЛИ» на микросхеме КР1533ЛЛ1.

4. Разделение адресного пространства

Разделение адресного пространства необходимо для корректной работы устройств. Во время обращения к какому-нибудь устройству должно работать только одно оно. Для этого выводы CS подключают к свободным адресным линиям.

Рассмотрим таблицу 6, в которой представлена реализация разделения адресного пространства.

Таблица 6

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

Выбираемое устр.

CS

ОЗУ

CS

ППЗУ

CS

К1810ВТ37

CS

КР580ВВ51

Помимо разделение адресного пространства с помощью вывода выбора кристалла, производится разделение с помощью логики, на основе микросхемы КР1533ЛЛ1. Когда идет обращение к памяти, то вырабатывается сигнал MEMWR и MEMRD, в то время как ВУ не выбраны (нет сигнала чтения или записи в ВУ) и наоборот, когда идет обращение к ВУ MEMWR и MEMRD не вырабатываются.

5 Алгоритм работы системы

При включении питания: CS = FFFFh, IP = 0000h. МП идет в PROM и по адресу 0FF0h выполняет пятибайтную команду JMP: 0000 0С00h. После выполнения команды происходит прыжок на адрес в памяти 000h. Далее идет инициализация: сначала инициализируются РОНы, потом инициализируется устройства: К1810ВТ37, КР580ВВ51.

При инициализации К1810ВВТ37 сначала в КПДП передается команда управления, затем организуется цикл, в котором поочередно для каждого канал передается команда установки режима и затем загружаются константы.

При инициализации КР580ВВ51 программируется асинхронный режим.

МП программно устанавливает запрос на ПДП канала 0 и система переходит в режим ПДП с блочной передачей данных от АЦП в ОЗУ. Затем выполняется чтение слова состояния, по которому определяется завершение блочной передачи и выполняется поиск отсчета с максимальным значением.

Найденный отсчет передается в последовательный интерфейс, после он передается внешнему устройству в асинхронном режиме.

6. Программа

0FF0h: jmp 0000h; переход на начало инициализации устройств (CS=0C00h)

; - ----------------------------начало инициализации — -----------------------------

000h: mov ax, 0000h

mov ss, ax

mov ds, ax; инициализация сегментов

mov ax, 0400h

mov sp, ax

; - --------------------------------------инициализация К1810ВТ37----------------

mov al, 100 0000b

out 1 110 1000b, al; запись в регистр команд управления

mov cx, 0004h; количество циклов равно числу каналов КПДП

mov bl, 1 110 0000b

mov dl, 1 000 0100b; режим блочной передачи

01Ah: out 1 110 1011b, dl; запись в регистр режима

mov al, 00h

out bl, al; загрузка мл. байта в регистры BAR и CAR

mov al, 00h

out bl, al; загрузка ст. байта в регистры BAR и CAR

inc bl

mov al, 0e9h

out bl, al; загрузка мл. байта в регистры WCR и CWR

mov al, 03h

out bl, al; загрузка ст. байта в регистры WCR и CWR

inc bl

inc dl

loop 001Ah

; - ------------------------------------инициализация КР580ВВ51-----------------

mov al, 1 111 1110b

out 1 101 1111b, al; асинхронный режим

; - -----------------------------------------------------------------------------------------

035h: mov al, 100b

out 1 110 1001b, al; установка запроса на ПДП (канал 0)

039h: in al, 1 110 1000b; чтение регистра состояния

cmp al, 1 111 0001b

jne 0039h; переход на метку если TCканала 0? 1

mov cx, 03e8h; количество циклов, равное N0

mov si, 0000h

mov ah, 00h

046h: mov al, [si]; загрузка в al очередного отсчета

cmp al, ah; проверка на max

jb 004Eh; переход на метку если al < ah

mov ah, al; запись al в ah

04Eh: inc si

loop 0046h

mov al, 10 0001b

out 1 101 1111b, al; запись в ВВ51 инструкции команды

out 1 101 1110b, ah; вывод отсчета с max значения в ВВ51

Заключение

В результате проектирования получено устройство, которое обеспечивает прием данных их обработку и вывод на индикацию. Устройство реализовано в соответствии с техническим заданием.

К достоинствам данного решения можно отнести простоту решения, надежность работы и дешевизну микросхем. Недостатки проявляются в наличие погрешностей при реализации, например, часов, дополнительной логики. Усовершенствование системы возможно за счет применения более быстродействующих микросхем центрального процессора и обеспечения более обширных функциональных возможностей устройства за счет внедрения новых блоков и оптимизации программы.

Литература

1). Микропроцессорный комплект К1810: Структура, программирование, применение: Справочная книга/ Ю. М. Казаринов, В. Н. Номоков, Г. С. Подклетнов, Ф. В. Филиппов; Под ред. Ю. М. Казаринова. — М.: Высшая школа, 1990 г.

2). Калабеков Б. А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учеб. Пособие для вузов. — М.: Радио и связь, 1998 г.

3). Казаринов Ю. М., Номоков В. Н., Филиппов Ф. В. Применение микропроцессоров и микроЭВМ в радиотехнических системах. Учеб. пособие для радиотехнич. спец. вузов. — М.: Высшая школа, 1988 г.

4). Микропроцессоры. В 3-х кн. Кн.1. Архитектура и проектирование микроЭВМ. Организация вычислительных процессов: Учеб. для втузов/П.В. Нестеров, В. Ф. Шаньгин, В. Л. Горбунов и др.; Под редакцией Л. Н. Преснухина. М.: Высшая школа, 1986 г.

5). Федорков Б. Г., Телец В. А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. — М.: Энергоатомиздат, 1990.

ПоказатьСвернуть
Заполнить форму текущей работой