Разработка микропроцессорной системы управления электродвигателем постоянного тока

Тип работы:
Курсовая
Предмет:
Коммуникации, связь, цифровые приборы и радиоэлектроника


Узнать стоимость

Детальная информация о работе

Выдержка из работы

Содержание

  • Введение
  • Принцип работы ЭП ПТ и общие требования
  • Проектирование блока ЦП
  • Проектирование блока ЗУ
  • Проектирование интерфейсного модуля
  • Разработка программного обеспечения
  • Заключение
  • Список использованной литературы

Введение

Широкое внедрение в промышленность роботов и гибких производств потребовало существенного расширения и повышения эффективности системы подготовки и переподготовки специалистов в этой области. Создание систем управления роботами и гибкими автоматизированными производствами базируется на средствах вычислительной техники, в первую очередь на больших интегральных схемах и микропроцессорных вычислительных машинах микро-ЭВМ. Поэтому одним из направлений подготовки специалистов по системам управления роботами является изучение принципов работы и методов проектирования устройств управления, построенных на базе выпускаемых промышленностью микропроцессорных наборов и микроЭВМ.

Успехи в области микроэлектроники открывают новые возможности для автоматизации производственных процессов, машин, оборудования и приборов на базе микропроцессоров (МП). Микропроцессоры представляют собой устройства обработки цифровой информации, конструктивно выполненные в виде больших интегральных схем (БИС).

В основу курсовой работы положено проектирование систем на базе одной серии БИС — БИС КР580. Этот выбор обусловлен следующими причинами:

1. Микропроцессорный комплект БИС КР580 является комплектом общего назначения и используется в управляющей, информационной, измерительной, связной, медицинской, бытовой и другой аппаратуре самого различного применения.

2. Комплект БИС серии КР580 представляет собой один из первых отечественных микропроцессорных комплектов. К настоящему времени уже накоплен достаточный опыт построения аппаратуры на его основе. Объем производства МП и микроЭВМ постоянно возрастает, улучшаются их технические характеристики и снижается стоимость. Благодаря реализованной в них возможности программного управления они обладают свойствами универсальных устройств цифрового управления. Это способствует массовому применению МП и микроЭВМ в народном хозяйстве для цифровой обработки данных и управления различными объектами и процессами.

интерфейсный модуль микропроцессорная система

Принцип работы ЭП ПТ и общие требования

В комплект ЭП ПТ входит тахогенератор ТГ, который закреплен на валу ЭД. Выходное напряжение ТГ, которое пропорционально частоте вращения вала ЭД, используется для ее контроля.

Для управления ЭП ПТ применяются МП контроллеры, которые должны в зависимости от требуемой частоты вращения задавать управляющее напряжение Uупр и контролировать фактическую ее величину по уровню постоянного напряжения, снимаемого с тахогенератора Uтг (рис. 1).

Рис. 1 Структура электропривода постоянного тока с микропроцессорным управлением

В состав МП контроллера входят два модуля: процессорный и интерфейсный. Процессорный модуль осуществляет отработку управляющих программ для реализации алгоритма управления ЭП ПГ. Интерфейсный модуль обеспечивает связь процессорного модуля с электроприводом: преобразование цифровых сигналов в аналоговые и наоборот, промежуточное хранение данных и фиксацию управляющих сигналов.

Проектируемый МП контроллер должен обеспечить следующий алгоритм работы ЭП ПТ.

Перед пуском ЭД, т. е. перед подачей Uупр, МП контроллер проверяет наличие сигнала «Готовность», поступающего с электропривода (наличие питающего напряжения, снятие различных блокировок и т. д.). При отсутствии данного сигнала МП контроллер не производит пуск ЭД и должен выдать сигнал «Сбой» на световой индикатор. Если сигнал «Готовность» присутствует, то процессорный модуль МП контроллера выдает в интерфейсный модуль цифровой эквивалент Uупр, который цифро-аналоговым преобразователем преобразуется в аналоговую величину.

После подачи Uупр на электродвигатель ИП контроллер осуществляет программным способом определенную по времени задержку, необходимую для разгона ЭД до заданной частоты вращения, а затем вводит цифровой эквивалент напряжения ТГ. Преобразование аналоговой величины Uтг в цифровую осуществляется в интерфейсном модуле аналого-цифровым преобразователем.

После ввода Uтг МП контроллер приступает к сравниванию ее величины с yровнем Uупр. Если уровень Uтг соответствует Uупр, то пуск произошел в нормальном режиме.

Если соответствия нет, то имеет место нештатная ситуация, например, перегрузка ЭД. В этом случае МП контроллер выдает нулевой уровень Uупр (останов ЭД) и сигнал «Сбой», который индицируется светодиодом в интерфейсном модуле.

При пуске ЭД могут возникнуть различные аварийные ситуации.

При наличии сигнала «Авария» МП контроллер должен прервать подпрограмму пуска, остановить ЭД и выдать сигнал «Сбой».

Проектирование блока ЦП

В его состав блока ЦП кроме ЦП и системного генератора СГ (на рис. не показан) входят:

однонаправленный буфер шины адреса (БШA);

двунаправленный буфер шины данных (БШД);

регистр RG словосостояния ЦП;

логическая схема формирования шины управления (ШУ);

Включение БША должно быть таким, чтобы все 16 разрядов ША передавались с его входа на выход.

Так как ШД двунаправленная, то направлением передачи информации через ВИД необходимо управлять. Это осуществляет сигнал «Прием» (ПМ). При уровне лог.1 сигналы с ШД через БШД должны передаваться в ЦП, а при лог.0 — из ЦП в ШД.

В начале каждого машинного цикла микропроцессора на ШД выдается восьмиразрядное словосостояние ЦП, отдельные разряды которого используются для формирования сигналов ШУ.

Рис. 2 Структурная система блока ЦП с применением системного контролера

Словосостояние ЦП определяет действия выполняемые микропроцессором в данном машинном цикле чтение/запись ЗУ, чтение/ запись внешних устройств (ВУ) и т. д. Словосостояние фиксируется в регистре RG по сигналу «Строб состояния» (СС) от системного генератора и хранится в нем до окончания машинного цикла.

Логическая схема служит для формирования следующих управляющих сигналов ШУ:

ЧтКП — чтение контроллера прерывания;

ЗпП — запись в память;

ЗпВУ — запись во внешнее устройство;

ЧтВУ — чтение с внешнего устройства;

ЧтП — чтение из памяти.

Сигналы ПМ и ВД («Выдача») в логической схеме используются для стробирования управляющих сигналов.

Схема подключения СГ к ЦП стандартная и приведена в приложении. Кварцевый резонатор BQ 1 обеспечивает возбуждение генератора. Интегрирующая цепочка RC служит для первоначального сброса СГ и ЦП при включении питания, а кнопка SB1 — для принудительного сброса. На входе «Готовность» IT присутствует уровень лог. 1, т.к. предполагается, что быстродействие ЗУ и ВУ соизмеримо с быстродействием ЦП.

Другой вариант построения блока ЦП представлен на рис. 2. Здесь вместо БШД и логической схемы используется микросхема системного контроллера СК, объединяющая их в одном корпусе. Стробирование С К при записи словосостояния осуществляется сигналом СС, поступающим с СГ.

Проектирование блока ЗУ

Разработку блока ЗУ рассмотрим на примере. Пусть требуется спроектировать блок ЗУ со следующими параметрами:

объем ОЗУ — 8Кб

организация микросхем ОЗУ — 2Кб х 8

объем ПЗУ — 2Кб

организация микросхем ПЗУ — 0,5Кб х 8

Это означает, что ОЗУ должно иметь объем 8К байта при использовании микросхем, позволяющих хранить 1024 четырехразрядных слов. Соответственно и для ПЗУ.

Блок ЗУ организуется по страничному принципу. Каждая страница образована заданными микросхемами в количестве, позволяющем хранить 8-ми разрядные слова. Для хранения в ОЗУ 1 Кбайта необходимы две микросхемы с организацией 2Кбх8. Причем одна из них будет хранить младшие разряды байта Д0 — Д3, а другая — старшие Д4 — Д7.

Для организации ОЗУ в 8К байта необходимы две страницы, т. е. четыре микросхемы с заданной организацией.

Соответственно ПЗУ будет состоять из четырех страниц, каждая из которых будет организована на одной микросхеме.

Выбор той или иной страницы памяти производит адресный дешифратор. Для его разработки необходимо составить таблицу адресов ЗУ (табл. 1): Начальный адрес 0 - й страницы ОЗУ — 00 0016, а конечный — 1FFF16, т.к. последний адрес представляется логическими 1 во всех десяти разрядах А0 — А9. Начальный адрес следующей страницы ОЗУ формируется как двоичная сумма конечного адреса предыдущей страницы и логической 1 в младшем разряде, т. е. имеем перенос 1 в разряд А10. Для определения конечного адреса этой страницы к начальному адресу прибавляем 210, т. е. код с логическими 1 в разрядах А0 — А9. Аналогично строится таблица для страниц ПЗУ.

Анализ таблицы позволяет заключить, что отличие адресов 0-й и 1-й страниц ОЗУ состоит в разряде А10. Если А10 = 0, то обращение производится к 0-й странице, а если А10 = 1, то к 1-й странице ОЗУ.

Если в разряде A11 появляются логические 1, то производится адресация ПЗУ, а если 0 — то ОЗУ. Причем номер страницы ПЗУ определяется состоянием разряда A8. Если А8 = 0, то производится обращение к 0 странице ПЗУ (при условии А11 = 1), если А8 = 1, то производится выбор 1-й страницы ПЗУ.

На основании проведенных рассуждений строится адресный дешифратор.

Используемые дешифраторы имеют вход «Разрешение дешифрации» Р. Если на этом входе присутствует уровень логического 0, то дешифрация разрешена. На вход разрешения первого дешифратора подаются сигналы ЧтП и ЗпП, объединенные по «И». В этом случае дешифрация номеров страниц ЗУ будет производится только в том случае, когда имеет место обращение к ЗУ.

Сформированные сигналы «Выбор страниц» поступают на входы «Выбор микросхем» (ВМ) каждой страницы ЗУ. При наличии уровня логического 0 на этом входе микросхема ЗУ выводится из высокоимпедансного состояния и, если это схема ПЗУ, то её выход подключается к ШД, на которую поступают данные выбранные по адресу в соответствии с состоянием разрядов А0 — А7.

Таблица 1. Адресное пространство ЗУ

А 15

А14

А13

А12

А11

А10

А9

А8

А7

А6

А5

А4

А3

А2

А1

А0

Адрес

№ стр.

ЗЗУ

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0000

0

О

ОЗУ

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

1

07FF

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0800

1

0

0

0

0

1

1

1

1

1

1

1

1

1

1

1

1

0FFF

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

1000

32

0

0

0

1

0

1

1

1

1

1

1

1

1

1

1

1

1FFF

0

0

0

1

1

0

0

0

0

0

0

0

0

0

0

0

1800

33

0

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1FFF

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

2000

0

ПЗУ

0

0

1

0

0

0

0

1

1

1

1

1

1

1

1

1

21FF

0

0

1

0

0

0

1

0

0

0

0

0

0

0

0

0

2200

1

0

0

1

0

0

0

1

1

1

1

1

1

1

1

1

1

23FF

0

0

1

0

0

1

0

0

0

0

0

0

0

0

0

0

2400

2

0

0

1

0

0

1

0

1

1

1

1

1

1

1

1

1

25FF

0

0

1

0

0

1

1

0

0

0

0

0

0

0

0

0

2600

3

0

0

1

0

0

1

1

1

1

1

1

1

1

1

1

1

27FF

Проектирование интерфейсного модуля

В состав интерфейсного модуля (рис. 3) входят следующие блоки:

адресный дешифратор (ДШ);

регистр цифро-аналогового преобразователя (RG ЦАП);

регистр аналого-цифрового преобразователя (RG АЦП);

регистр вектора прерывания (RG ВП);

триггер «Сбой» (Тг СБ);

триггер «Готовность» (Тг ГОТ);

буфер-формирователь (BF);

блоки оптронной развязки (БОР);

Адресный дешифратор производит выбор порта (регистра или триггера) с которым производится обмен информацией, путем дешифрации его адреса поступившего с ША. По сигналу поступающему с ДШ производится либо синхронизация вводимой информации в порт, либо вывод выходов порта из высокоимпедасного состояния при чтении содержимого портов.

Регистр ЦАП служит для хранения цифрового эквивалента управляющего напряжения для его последующего преобразования в аналоговую величину в цифро-аналоговом преобразователе.

Регистр АЦП служит для приема и хранения цифрового эквивалента напряжения тахогенератора Uтг, после его преобразования в АЦП.

Регистр вектора прерывания хранит код команды RST. По сигналу ЧтКП выходы регистра должны выводится из высокоимпедансного состояния, что обеспечивает выдачу хранимого кода на ШД.

Информационный вход триггера СБ подключается к одному из разрядов ЩД. Синхронизация записи в триггер осуществляется сигналом с ДШ. При подключении светодиода к выходу триггера следует учитывать, что излучение светодиода происходит только при наличии разности потенциалов (1 и 0) на его выводах при прямом включении диода.

Запись информации в триггер ГОТ осуществляется внешними сигналами (информационным и синхронизирующим), поступающими с электропривода. Для того, чтобы не блокировать один из разрядов ШД состоянием триггера (0 или 1) выход триггера подключается к одному из разрядов ШД через буфер-формирователь (ВF) имеющий третье состояние. Вывод буфера из этого состояния (подключение триггера с ШД) осуществляется сигналом с ДШ.

Разработка адресного дешифратора.

Допустим, что начальный адрес постов интерфейсного модуля — E516.

Тогда адреса остальных портов определяются соответственно — E616, E716 и E816.

Представим адреса портов в двоичном коде:

А7… A0 — разряды ША;

1110 0101 — адрес RG ЦАП (порт 1);

1110 0110 адрес RG АЦП (порт 2);

1110 0111 — адрес Тг С Б (порт 3);

1110 1000 — адрес Тг ГОТ (порт 4).

Адреса портов отличаются только в младших четырех разрядах ША, а старшая тетрада адреса неизменна (разряды А4-А7). Поэтому структура ДШ будет иметь вид, представленный на рис. 4. Дешифрация разрядов А0 — А3, т. е. обращение к портам, будет иметь место только в том случае, если состояние старшей тетрады 1000 и хотя бы один из сигналов ЧтВВ или ЗпВВ примет нулевой уровень (обращение к портам ввода/вывода).

Разработка регистра вектора прерывания.

Структура команды RST, код которой хранит RG ВП, имеет следующий вид:

Д7… Д0 — разряды ШД;

1 1 x x x 1 1 1 — код команды.

где xxx — двоичный код вектора прерывания.

При нулевом векторе прерывания его код 000, код команды RST — 11 000 111. При первом векторе — 11 001 111, при втором — 11 010 111 и т. д. Учитывая, что логической 1 соответствует уровень напряжения > 2,4 В, а логическому 0 - уровень < 0.4 В входы регистра (в соответствии с полученным кодом RST) подключают к питанию +5 В или к нулевому проводу. На рис. 5 дан пример организации RG ВП для нулевого вектора прерывания.

Рис. 4 Адресный дешифратор портов

Рис. 5 Регистр вектора прерывания

Разработка программного обеспечения

Разработка программного обеспечения включает в себя разработку подпрограммы пуска ЭД, подпрограммы обслуживания прерывания и распределение памяти.

Разработка подпрограммы пуска ЭД.

Блок-схема подпрограммы пуска ЭД, реализующая алгоритм, рассмотренный в п. 3. 1, представлен на рис. 6.

В начале подпрограммы необходимо разрешить микропроцессору обслуживание прерывания и установить указатель стека на выбранный адрес ОЗУ.

При программировании операции ввода состояния триггера ГТ необходимо предварительно установить соответствие между состоянием триггера (лог.1 или 0) и состоянием электропривода («готов или не готов»).

В блоке 3 производится анализ состояния того разряда ШД, к которому подключен триггер ГT.

В регистр ЦАП выводится цифровой эквивалент управляющего напряжения. Поэтому перед программированием этой операции необходимо вычислить по заданному Uупр его цифровой аналог.

Задержка времени для разгона ЭД может быть реализована в виде подпрограммы или без нее. Предварительно необходимо по заданному времени задержки произвести соответствующие вычисления.

В блоках 6 и 7 производится ввод цифрового эквивалента напряжения тахогенератора и его сравнение с цифровым эквивалентом управляющего напряжения. При несоответствии производится вывод

в RG ЦАП кода 00 (блок 8), а в триггер СБ — сигнала «Сбой». Вывод в триггер необходимо организовать таким образом; чтобы разряд ШД, к которому подключен триггер, при вводе принял состояние, при котором светодиод должен излучать. Передача лог.1 или 0 по этому разряду определяется схемой подключения светодиода к триггеру.

Разработка подпрограммы обслуживания прерывания.

Подпрограмма начинает работу при поступлении сигнала «Авария» на вход микропроцессора «Запрос прерывания «(ЗПР). В состав подпрограммы входят три блока, выполняющиеся последовательно друг за другом.

Первый блок осуществляет запрет прерывания и запись в стек содержимого регистров МП.

Второй блок обнуляет регистр ЦАП и выдает сигнал «Сбой».

Третий блок осуществляет вызов из стека содержимого регистров МП, разрешение прерывания и переход на конец подпрограммы пуска.

Расчет цифрового эквивалента.

Расчет сводится к преобразованию заданного управляющего напряжения из десятичной формы в шестнадцатеричную. Причем старший разряд кодирует направление вращения: 0 — прямое вращение, 1 — обратное.

Пусть задано Uупр = - 1,62 В. Так как в ЦАП цифровой код преобразуется в аналоговую величину с определенной дискретностью

(0. 05 В), то первоначально вычисляется количество дискрет для представления аналоговой величины заданного уровня. Для уровня 1,62 В количество дискрет составляет — 2,02516, а двоичный эквивалент 10 000 000 100 1012. С учетом направления вращения получим 1 010 000 000 100 1012, в шестнадцатеричной форме А025 16.

Разработка подпрограммы задержки.

Подпрограмма задержки реализуется путем организации циклического процесса из N циклов.

Если известно время выполнения i-той команды t i, в цикле и количество таких команд K в цикле, то время задержки составит:

с

Таким образом разработка подпрограммы сводится к выбору типа команд в цикле и определению количества циклов в шестнадцатеричной форме.

Распределение памяти.

В начальных адресах (00 00 — 1F00) располагаются восемь областей, закрепленных за конкретным вектором прерывания. Например, за первым вектором закреплены восемь байтов с адресами 00 00 — 00 07, за вторым вектором — следующие восемь и т. д. Поскольку подпрограмма обслуживания прерывания занимает больший объем памяти, чем отведенный под вектор прерывания, то в этих областях размещают только команду безусловного перехода по адресу, с которого размещена подпрограмма обслуживания прерывания.

Стек — это любая область ОЗУ. Однако его целесообразнее располагать начиная с конечной ячейки, т.к. его заполнение происходит в сторону младших адресов.

Подпрограммы пуска и обслуживания прерывания располагаются в тех местах памяти, в каких разработчик считает целесообразным

в зависимости от объемов ОЗУ и ПЗУ.

Распределение памяти должно сопровождаться указанием конкретных шестнадцатеричных адресов.

0000

0007

Команда перехода по адресу 2032

ОЗУ

0008

1F00

1FFF

Стек

2000

2031

Подпрограмма пуска ЭД

ПЗУ

2032

2043

Подпрограмма обслуживания прерывания

2044

27FF

Резерв

Рис. 7 Распределение памяти

Расчет источника питания

Источник питания рассчитывается только по каналу + 5 В, т.к. именно поэтому питанию МП контролер потребляет основную мощность.

Первоначально определяется суммарная потребляемая мощность всеми применяемыми в контроллере микросхемами. Исходя из потребляемой мощности, определяется ток нагрузки Iн при заданном напряжении нагрузки Uн = 5 В.

Расчет стабилизатора.

Расчет позволит выбрать все элементы стабилизатора, исходя из заданного выходного напряжения Uн и максимального тока нагрузки Iн.

Расчет стабилизатора ведут в следующем порядке.

1. Определяют необходимое для работы стабилизатора входное напряжение (Uвып) при заданном выходном (Uн):

Здесь цифра 3, характеризующая минимальное напряжение между коллектором и эмиттером транзистора, взята в расчете на использование как кремниевых, так и германиевых транзисторов. Если стабилизатор будет подключаться к готовому или уже рассчитанному выпрямителю, в дальнейших расчетах необходимо использовать реальное значение выпрямленного напряжения.

2. Рассчитывают максимально рассеиваемую транзистором мощность:

3. Выбирают регулирующий транзистор. Его предельно допустимая рассеиваемая мощность должна быть больше значения Pmax, предельно допустимое напряжение между эмиттером и коллектором — больше Uвып, а максимально допустимый ток коллектора — больше Iн.

Транзистор — КТ 809 А.

4. Определяют максимальный ток базы регулирующего транзистора:

где h 21э мин — минимальный коэффициент передачи тока выбранного (по справочнику) транзистора.

5. Подбирают подходящий стабилитрон. Его напряжение стабилизации должно быть равно выходному напряжению стабилизатора, а значение максимального тока стабилизации превышать максимальный ток базы I б макс.

Стабилитрон — Д815А.

6. Подсчитывают сопротивление резистора R1:

Здесь R1 — сопротивление резистора, Ом;

Iст — напряжение стабилизации стабилитрона, В;

Iб макс — вычисленное значение максимального тока базы транзистора, мА;

Icт мин — минимальный ток стабилизации для данного стабилитрона, указанный в справочнике (обычно 3.5 мА).

7. Определяют мощность рассеяния резистора R1:

Рис. Схема стабилизатора с дополнительным регулирующим транзистором.

Может случиться, что маломощный стабилитрон не подойдет по максимальному току стабилизации и придется выбирать стабилитрон значительно большей мощности — такое случается при больших токах потребления и использовании транзистора с малым коэффициентом h 21э. В таком случае целесообразно ввести в стабилизатор дополнительный транзистор V3 малой мощности, который позволит снизить максимальный ток нагрузки для стабилитрона (а значит, и ток стабилизации) примерно в h 21э раз и применить, соответственно, маломощный стабилитрон.

Расчет выпрямителя.

Рассчитать выпрямитель — значит правильно выбрать выпрямительные диода и конденсатор фильтра, а также определить необходимое переменное напряжение, снимаемое для выпрямления со вторичной обмотки сетевого трансформатора.

Исходными данными для расчета выпрямителя служат: требуемое выпрямленное напряжение (Uвып) и потребляемый максимальный ток (Iн).

Рис. 9 Схема двухполупериодного выпрямителя с фильтрующим конденсатором.

Расчет ведут в таком порядке.

1. Определяют переменное напряжение, которое должно быть на вторичной обмотке сетевого трансформатора.

где Uвып — постоянное выпрямленное напряжение, В;

В — коэффициент, равный 1,8.

2. По току нагрузки определяют максимальный ток, текущий через каждый диод выпрямительного моста:

где Iд — ток через диод, А;

Iн — максимальный ток нагрузки, А;

С — коэффициент, равный 1,8.

3. Подсчитывают обратное напряжение, которое будет приложено к каждому диоду выпрямителя:

где Uобр — обратное напряжение, В;

Uвып — напряжение на нагрузке, В;

4. Выбирают диоды, у которых значения выпрямленного тока и допустимого обратного напряжения равны или превышают расчетные.

5. Определяют емкость конденсатора фильтра:

Здесь Cф — емкость конденсатора фильтра, мкФ;

- максимальный ток нагрузки, А;

Uвып — напряжение на нагрузке, В;

Кп - коэффициент пульсаций выпрямленного напряжения (отношение амплитудного значения переменной составляющей частотой 100 Гц на выходе выпрямителя к среднему значению выпрямленного напряжения), Kп = 10 — 1.

Если выходное напряжение выпрямителя будет дополнительно стабилизироваться транзисторным стабилизатором напряжения, то расчетная емкость конденсатора фильтра может быть уменьшена в 5. 10 раз.

Расчет трансформатора питания.

Зная необходимое напряжение на вторичной обмотке (U2) и максимальный ток нагрузки (Iн), трансформатор рассчитывают в такой последовательности.

1. Определяют значение тока, текущего через вторичную обмотку трансформатора:

где I2 - ток через обмотку 2 трансформатора, А;

Iн — максимальный ток нагрузки, А.

2. Определяют мощность, потребляемую выпрямителем от вторичной обмотки трансформатора:

где P2 — максимальная мощность, потребляемая от вторичной обмотки, Вт; U2 — напряжение на вторичной обмотке, В;

I2 — максимальный ток через вторичную обмотку трансформатора, А.

3. Подсчитывают мощность трансформатора:

где Ртр - мощность трансформатора, Вт;

P2 - максимальная мощность, потребляемая от вторичной обмотки трансформатора, Вт.

Если трансформатор должен иметь несколько вторичных обмоток, то сначала подсчитывают их суммарную мощность, a затем мощность самого трансформатора.

4. Определяют значение тока, текущего в первичной обмотке:

где I1 — ток через обмотку 1, А;

Ртр — подсчитанная мощность трансформатора, Вт;

U1 — напряжение на первичной обмотке трансформатора (сетевое напряжение).

5. Рассчитывают необходимую площадь сечения сердечника магнитопровода:

где S — сечение сердечника магннтопровода, см2;

Pтр - мощность трансформатора, Вт.

6. 0пределяют число витков первичной (сетевой) обмотки:

где W1 — число витков обмотки;

U1 — напряжение на первичной обмотке, В;

S — сечение сердечника магнитопровода, см2.

7. Подсчитывают число витков вторичной обмотки:

где W2 — число витков вторичной обмотки;

U2 — напряжение на вторичной обмотке, В;

S — сечение сердечника магнитопровода, см2.

8. Определяют диаметры проводов обмоток трансформатора:

где d — диаметр провода, мм;

I — ток через обмотку, мА.

Микропроцессорный контроллер. Программное обеспечение

Метка

Команда

Операнд

Комментарии

Подпрограмма пуска ЭД

EI

Разрешить обслуживание прерываний

LXI

1FFF H

Установить указатель стека на выбранный адрес ОЗУ

IN

E8 H

Ввод состояния триггера готовности

ANI

01 H

Выделение разряда

CPI

01 H

Сравнение состояния электропривода («готов» или «не готов»)

JNZ

M4

Анализ состояния электропривода

MVI A

A025 H

Ввод в, А цифрового кода U

OUT

E5 H

Вывод содержимого, А в RG ЦАП

MVI B

18 H

Задание времени задержки

M3

MVI D

28 H

M2

MVI H

3D H

M1

DCR H

Уменьшение содержимого регистра на 1

JNZ

M1

Проверка установки кода ООН

DCR D

Уменьшение содержимого регистра на 1

JNZ

M2

Проверка установки кода ООН

DCR B

Уменьшение содержимого регистра на 1

JNZ

M3

Проверка установки кода ООН

IN

Е6 H

Ввод содержимого АЦП в А

CPI

A025 H

Сравнение цифровых эквивалентов U и U

JZ

M5

Анализ выполнения условия Uз и Uтг

MVI

00H

Обнуление А

OUT

Е5 H

Вывод содержимого, А в RG ЦАП

M4

OUT

Е7 H

Выдача сигнала «Сбой»

M5

RET

Возврат в основную программу

Подпрограмма обслуживания прерывания

DI

Запрещение обслуживания прерывания

PUSH B

Запись в стек содержимого регистров МП

PUSH D

PUSH H

MVI A

00 Н

Обнуление А

OUT

45 Н

Обнуление RG ЦАП

OUT

Выдача сигнала «Сбой»

POP H

Вызов из стека содержимого регистров МП

POP D

POP B

EI

Разрешение обслуживания прерывания

RET

M5

Переход на конец программы

Заключение

В данном курсовой работе была разработана микропроцессорная система управления электродвигателем постоянного тока. Система обеспечивает контроль за скоростью вращения выходного вала управляемого электродвигателя. Данный комплекс можно использовать в станкостроении и машиностроении для управления приводами различных механизмов.

При выполнение данного курсовой работы был выполнен ряд задач, позволивших получить практические навыки в следующих областях:

разработка схем микропроцессорной техники;

проработка рядов вопросов, связанных с прикладным программным обеспечением микропроцессорных систем;

составление и расчет принципиальных электрических схем цифровой и аналоговой техники.

Список использованной литературы

1. ГОСТ 2. 708 — 81 ЕСКД. Правила выполнения электрических схем цифровой вычислительной техники. — М.: Госстандарт СССР, 1981. — 32 с.

2. ГОСТ 2. 743 — 82 ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники. — М.: Госстандарт СССР, 1982. — 37 с.

3. Калабеков Б. А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учеб. пособие для вузов. — М.: Радио и связь, 1988. — 368 с.

4. Каган Б. М., Стамин В. В. Основы проектирования микропроцессорных устройств автоматики. — М.: Энергоатомиздат, 1987. — 304 с.

5. Микропроцессоры и микро ЭВМ в системах автоматического управления: Справочник / С. Т. Хвоща, Н. Н. Варлинский, Е. А. Попов; Под общ. ред.С. Т. Хвоща. — Л.: Машиностроение, 1987. — 640 с.

ПоказатьСвернуть
Заполнить форму текущей работой