Метод цифровой логики

Тип работы:
Реферат
Предмет:
Кибернетика


Узнать стоимость

Детальная информация о работе

Выдержка из работы

Метод цифровой логики Патраль А. В.
Патраль Альберт Владимирович /Patral'-Albert Vladimirovich — инженер-электрик по специальности «Автоматика и телемеханика» (ЛЭТИ),
г. Санкт-Петербург
Аннотация: в статье рассматривается простой метод построения структурных схем преобразователей одного двоичного кода в другой двоичный код, не используя ни метод Квайна, ни метод Вейча, ни ЭВМ. Качество преобразования оценивается коэффициентом распределения информационных входных цепей в среднем на логический элемент.
Ключевые слова: преобразователь, схема, код, таблица, индикатор, коэффициент, логика.
Введение
УДК 681
Рассмотрим известные структурные схемы преобразователей двоично-десятичного кода 8−4-2−1 в 7-позиционный код — рис. 1 [Калабеков Б.А., Мамзелев И. А. — стр. 191] и рис. 2 [Тарабрин Б.В. — стр. 681], построенные методом минимизации с помощью карт Вейча.
Структурные схемы построены на одних и тех же логических элементах И-НЕ. Наименьшее число информационных входных цепей к логическим элементам И-НЕ является наилучшей характеристикой построенной структурной схемы преобразователя кода [Гутников В.С. — стр. 94]. Для цифровой оценки сравнения качества построения структурных схем вводим коэффициент (Кр.и.в. =п/№) распределения информационных входных цепей (n) в среднем на логический элемент (N), который не должен превышать 2. 50. Коэффициент распределения информационных входных цепей (Кр.и.в.) на рис. 1 равен 2. 60: (Кр.и.в. =пЖ=39/15= 2. 60). В структурной схеме (рис. 2а) уменьшено общее число (п) информационных входных цепей до 35 (п=35) к логическим элементам И-НЕ, но увеличено число (N) логических элементов И-НЕ с 15 до 16 (N=16). Коэффициент распределения информационных входных цепей (Кр.и.в.) равен 2. 19: (Кр.и.в.= n/N= 35/16 = 2. 19). Но с уверенностью сказать, что использованы все возможные элементы изобретательности при построении структурной схемы преобразователя кода нельзя, т.к. качественное улучшение структурной схемы произошло за счет увеличения числа логических элементов И-НЕ. Построенные структурные схемы преобразователей двоично-десятичного кода 8−4-2−1 в 7-позиционный код не имеют информации о преобразовании кодов. Построение структурных схем преобразователя кода (рис. 1 и рис. 2) осуществлялось на основании таблиц истинности кодов: 8−4-2−1 и 7-позиционного (рис. За), соответственно [Тарабрин Б.В. — стр. 681].
Метод цифровой логики
КОД 10 1. 1И КОД 8−4-2−1 КОД 7-ПОЗИЦИОННЫЙ
Х4 хз Х2 А 1? *ь 14 -1 — У1
о У (1 о О О 0 о о О 0
1 0 и 0 1 1 1 1 0 0
2 0 0 1 0 1 0 0 1 0 0
3 о & quot- 1 0 1 1 о & lt-1 О 0
У 1 0 1) 0 1 1 0
5 У I 0 1 0 0 1 0 О 1 0
6 () 1 0 О О о 0 1 О
У 1 1 1 1 1 У 0 и
8 1 0 О У 0 0 0 О 0 0
1 0 о 1 и 0 1 '-.1 и о 0
ДЕСЯТИЧНЫЙ КОД
О 1 2 н 4 5 6 7 К У
Л XI & quot-О I & quot- т 5 б& quot- 7 9
& quot-Т Х2 0 1 2 4 — 6 & quot- 9
хз '-о1 1? • 4 & lt- Ь 7 К & lt->-
Х4 О 1 2 4 5 6 — 8 9

= У1 ТГ 1 & quot-Г г 4 т Т 7 8 9
У 2 о 1 2 — 4 5 ь — X ^
УЗ У 1 1 ! 1 & lt- 6 7 К 9
У4 0 1 '- ч 4 7 Ч
у У5 О 1 т 3 1 6 7 7 Г 9
о У6 О 1 1 4 & lt- 6 7 К 9
У7 У 1 1 — 1 5 6 7 N 9
При построении структурной схемы преобразователя кода методом цифровой логики воспользуемся теми же таблицами истинности (рис. За), представив их иначе (рис. Зб). По таблицам истинности двоично-десятичного кода 8−4-2−1 и 7-позиционного кода видно (рис. За и рис. 3б), что уровням логической единице «1» соответствует одна комбинация из цифр десятичного кода того или иного аргумента X и функции Y, а уровням логического нуля «0» соответствует другая комбинация из оставшихся цифр десятичного кода (рис. Зб). Как таблицу истинности двоично-десятичного кода 8−4-2−1, так и таблицу истинности 7-позиционного кода можно записать построчно (рис. Зв, рис. Зг, соответственно). Обеспечим структурную схему преобразователя двоично-десятичного кода 8−4-2−1 в 7-позиционный код (рис. 2) информационной построчной записью аргументов Х и функции Y цифрами десятичного кода (рис. 4а).
Полностью раскрытая структурная схема преобразователя кода (рис. 4а) числовой информацией о сигналах, позволяет произвести необходимые изменения для ее минимизации предлагаемым методом цифровой логики. Простота метода цифровой логики позволяет, непосредственно по уже построенной структурной схеме преобразователя кода (рис. 4а), при сопровождении ее цифровой записью
сигналов на входных и выходных выводах логических элементов И-НЕ, наглядно убедиться в возможной корректировке структурной схемы. Например: по цифровой записи сигналов на выходном выводе логического элемента И-НЕ (Ь), представленной комбинацией цифр 1237 десятичного кода с уровнем логической единицы («1»), наглядно видно, что можно попытаться сформировать комбинацию из цифр 1237 десятичного кода с уровнем логического нуля «0» на одном входе логического элемента И-НЕ (Ь).
Из входных сигналов аргументов Х и сигналов на выходных выводах логических элементов И-НЕ структурной схемы преобразователя кода (рис. 4а) находим сигналы с уровнем логической единицы «1», представленные цифровыми записями, в комбинациях которых присутствуют цифры 1237 десятичного кода. Таких сигналов достаточно, чтобы обойтись без логического элемента И-НЕ (I): 1. сигнал аргумента Х4 — 1 234 567- 2. сигнал (1 234 789) с выхода логического элемента И-НЕ 3. сигнал (1 235 679)
Построчная зато сь аргументов X
двоично-десятичного кода 8−4-2 1
Уровень л огнческой & quot-1"- логического & quot-0"-
XI 13 579 XI — У2468
Х2 2367 Х2 14 589
ХЗ 456? XI -12 389
Х4 89 Х4 — У1 234 567
В
Построчная ааг ись функции У
Уровень л & gt-п!ческон & quot- 1& quot- Уровень логического & quot-0"-
У1 2 356 789
У2 56 У2 61 534^
УЗ 2 УЗ 13 456 789
У4 147 У 4 235 689
У5 134 579 У5 0268
У6 1237 Уб 45 689
У7 017 У7 2 345 689
I I I
_1_____
11 II__I I
_1 II
С с _| |_|
& quot-| о о
III _|
[т индикатора (д) и цнфро!
Рис. з
с выхода логического элемента И-НЕ (Р): 1 234 567 1 234 789 1 235 679
Одновременно в моменты времени (1 2 3 7) сигналы с уровнем логической единицы «1 поступают на три входных вывода (рис. 4а) логического элемента И-НЕ ©. На выходном выводе логического элемента И-НЕ © устанавливаются сигналы с уровнем логического нуля „0“ в те же моменты времени (1 2 3 7). При не поступлении одновременно на три входных вывода логического элемента И-НЕ © хотя бы одного сигнала с уровнем логической единицы „1“, на выходном выводе логического элемента И-НЕ © устанавливаются сигналы с уровнем логической единицы „1“ в те же моменты времени (45 689). Т.о., два двухвходовых логических элемента И-НЕ (Т) и И-НЕ © в структурной схеме преобразователя кода (рис. 4а) заменены одним трехвходовым логическим элементом И-НЕ (С) — рис. 5а. Очевидна при этом необходимость отключения сигнала от второго информационного входного вывода логического элемента И-НЕ (Ь).
Сигнал, формирующий погашение элемента Y6 формата индикатора, приходящего в момент времени формирования цифрового знака 2 (рис. 4а, в, г), поступающего с выхода логического элемента И-НЕ (Н), оказывается излишним (рис. 5а). Сигнал с выхода логического элемента И-НЕ (Ь) структурной схемы преобразователя кода погашает логический элемент Y6 формата семисегментного индикатора (рис. 4а, рис. 5а) при формировании цифровых знаков 1237 (уровень логической единицы „1“) и высвечивает логический элемент Y6 при формировании цифровых знаков 45 689 (уровень логического нуля „0″). Алгоритм работы преобразователя двоично-десятичного кода 8−4-2−1 в 7-позиционный код, как видно из структурной схемы преобразователя кода, не изменился (рис. 4а, рис. 5а). При этом уменьшено общее число информационных входных цепей (n=33) к логическим элементам И-НЕ и уменьшено число (N=15) логических элементов И-НЕ. [Патраль А. В. Заявка № 2 007 141 794/09(45 770), Патраль А. В. www. russika. ru — П — Преобразователь кода, Патраль А. В Петербургский журнал Электроники № 2/2011 -стр. 93−106].
Методом цифровой логики выполним построение ряда структурных схем преобразователей двоично-десятичного кода 8−4-2−1 в двоичный позиционный код.
1. Построение минимизированной структурной схемы преобразователя двоично-десятичного кода 8−4-2−1 в двоичный 4-хпозиционный код, А [Патраль А. В. Патент № 2 037 886], предназначенной для управления элементами 4-сегментного формата индикатора (рис. ба).
Начертания цифровых знаков (рис. бг) на основе 4-хсегментного формата приближено к отображению цифровых знаков Арабского происхождения (Патраль А. В. Патент № 2 231 215 на изобретение), 7-сегментного формата (отсюда название кода А).
На основании начертания алфавита цифровых знаков (рис. бг) при использовании 4-сегментного формата (Патраль А. В. Патент № 2 427 930) составляем таблицу истинности 4-позиционного кода, А (Y1-Y4) в виде построчной ее записи комбинациями цифр десятичного кода (рис. бв). На основании эквивалентной таблицы истинности двоично-десятичного кода 8−4-2−1 (рис. бб) и эквивалентной таблицы
истинности 4-хпозиционного кода, А (рис. бв), представленные комбинациями цифр десятичного кода, легко построена структурная схема преобразователя двоично-десятичного кода 8−4-2−1 в 4-хпозиционный код, А (рис. ба).
2. Порядок начертания цифровых знаков 4-сегментного формата (рис. бг) можно изменить (рис. 7г). Управление элементами цифрового формата, при котором начертание символа (цифрового знака) функционально связано с величиной числа, осуществляется 4-позиционным кодом У. Распределения цифровых знаков в коде У применяется, например, для отображения Угла поворота вала (Патраль А. В. Патент № 2 2 231 215 на изобретение). Функциональная зависимость начертания знаков от величины числа при формировании цифровых знаков (2,3, 4,5 — 6,7,8,9) заключается в том, что большей измеряемой величине соответствует большее число зажженных сегментов (рис. 7г) индикатора. При равном числе зажженных сегментов индикатора (цифровые знаки 2,3,4,5 — и 6,7,8,9 — рис. 7г) начертание знака, отображающего большую величину 3, 4, 5 (7, 8, 9) повернуто по часовой стрелке на угол кратный 900 по отношению к начертанию знака (2 и 6, соответственно), отображающего меньшую величину (рис. 7г). На основании начертания алфавита цифровых знаков в коде У (рис. 7г) при использовании 4-сегментного формата, составляем эквивалентную таблицу истинности 4-позиционного кода (Г14) в виде построчной ее записи комбинациями цифр десятичного кода (рис. 7в).
На основании эквивалентной таблицы истинности двоично-десятичного кода 8−4-2−1 (рис. 7б) и эквивалентной таблицы истинности 4-хпозиционного кода У (рис. 7в), представленные комбинациями цифр десятичного кода, построена структурная схема, преобразователя двоично-десятичного кода 8−4-2−1 в 4-хпозиционный код У (рис. 7а). Функциональная зависимость начертания знаков от величины числа при формировании цифровых знаков (2,3,4,5 — 6,7,8,9) заключается в том, что большей измеряемой величине соответствует большее число зажженных сегментов (рис. 7г) индикатора. При равном числе зажженных сегментов индикатора (цифровые знаки 2,3,4,5 — и 6,7,8,9 —
рис. 7г) начертание знака, отображающего большую величину 3, 4, 5 (7, 8, 9) повернуто по часовой стрелке на угол кратный 90° по отношению к начертанию знака (2 и 6, соответственно), отображающего меньшую величину (рис. 7г). На основании начертания алфавита цифровых знаков в коде У (рис. 7г) при использовании 4-сегментного формата, составляем эквивалентную таблицу истинности 4-позиционного кода (Y1-Y4) в виде построчной ее записи комбинациями цифр десятичного кода (рис. 7в). На основании эквивалентной таблицы истинности двоично-десятичного кода 8−4-2−1 (рис. 7б) и эквивалентной таблицы истинности 4-хпозиционного кода У (рис. 7в), представленные комбинациями цифр десятичного кода, построена структурная схема, преобразователя двоично-десятичного кода 8−4-2−1 в 4-хпозиционный код У (рис. 7а).
3. Построение минимизированной структурной схемы преобразователя двоично-десятичного кода 8−4-2−1 в двоичный 9-ипозиционный код, А (Патраль А. В. Патент № 2 417 455), предназначенной для управления элементами наименьшего матричного формата индикатора с видом матрицы 3×3 (рис. 8а).
1 п — 49 N = 24 Крив=п/М- 2Ж|
Струпурнм схема пргабрюошш лаончно-зес“ шчного юш 8−4-2−1
| ЗП — 2 468 -14 589 — 12 389 53−1 234 567
Табл» 6
В Г
9-ипоэииионныЛ шафроаоЛ формат & lt-в) с видом матр& gt-гиы ЗхЗ и на сто основе сформированы цифровые шш1 (г) в коде А
Рис. 8
Наименьшее число позиционных (точечных), элементов используемых в формате матричного индикатора при формировании цифровых знаков позволяет осуществить индикацию как в динамическом режиме, так и в статическом режиме управления, при раздельной схеме включения позиционных элементов его. На основании начертания алфавита цифровых знаков в коде, А (рис. 8г) при использовании цифрового формата с видом матрицы ЗхЗ, составляем таблицу истинности 9-позиционного кода, А (У19) в виде построчной ее записи комбинациями цифр десятичного кода (рис. 8в). На основании эквивалентной таблицы истинности двоично-десятичного кода 8−4-2−1 (рис. 8б) и эквивалентной таблицы истинности 9-ипозиционного кода, А (рис. 8в), представленные комбинациями цифр десятичного кода, построена структурная схема преобразователя двоично-десятичного кода 8−4-2−1 в 9-ипозиционный код, А (рис. 8а).
4. Построение минимизированной структурной схемы преобразователя двоично-десятичного кода 8−4-2−1 в двоичный 9-ипозиционный код У, предназначенной для управления элементами матричного формата индикатора с видом матрицы ЗхЗ (рис. 9а). На основании начертания алфавита цифровых знаков в коде У (рис. 9г) при использовании цифрового формата с видом матрицы ЗхЗ, составляем таблицу истинности 9-позиционного кода У (У19) в виде построчной ее записи комбинациями цифр десятичного кода (рис. 9в).
Рис. 9
На основании эквивалентной таблицы истинности
двоично-десятичного кода 8−4-2−1 (рис. 9б) и эквивалентной таблицы истинности позиционного кода У (рис. 9в), представленные комбинациями цифр десятичного кода, построена структурная схема преобразователя двоично-десятичного кода 8−4-2−1 в 9-ипозиционный код У (рис. 9а).
Начертание цифровых знаков с постоянным числом точеных элементов в них в коде У (рис. 10) на базе матричного индикатора с видом матрицы 3×3 подчинено правилу: чем больше величина числа в группе цифровых знаков 2−5 (или 6−9), тем на больший угол, кратный 900, повернуто по часовой стрелке это начертание по отношению к начертанию знака наименьшего по величине числа (2 или 6) в группе (рис. 10б, в г).
8
Начертания цифровых знаков в коде У с постоянным числом точечных элементов в них на основе формата с видом матрицы 3x3
Цифровой знак 2 3 4 5 е 7 3 9
Число точ. элем. 5 5 5 5 5 5 5 5
Угол поворота 0° 90° 180° 270° 0° 90° 180° 270°
Величина числа 2 2+1 2+2 2+3 5 5+1 5+2 5+3
В
Таблица изменения величины числа от угла поворота начертания его- кратного 90 градусов.
Рис. К)
5. Построение минимизированной структурной схемы многофункционального преобразователя двоично-десятичного кода 8−4-21 (рис. 11а): а. в двоичный 7-позиционный код управления 7-сегментным форматом индикатора HG1- б. в 4-хпозиционный код управления 4-хсегментным форматом из нижних элементов 7-сегментного формата индикатора HG1- в. в 4-хпозиционный код управления 6-исегментным форматом (без управления среднего горизонтального сегмента) 7-сегментного индикатора HG1. На основании построчной записи двоично-десятичного кода 8−4-2−1 (рис. 11б), построчной записи 7-позиционого кода (рис. 11в), построчной записи 4-позиционного кода (рис. 11г), при управлении 4-сегментным форматом из нижних элементов 7-сегментного формата и 6-сегментным форматом (без среднего горизонтального сегмента 7-сегментного формата), выполним построение многофункциональной структурной схемы преобразователя кода. При формировании цифровых знаков (рис. 11д) на основе 7-сегментного формата (HG1) разрешающий сигнал U1 (рис. 11а) с уровнем логической единицы «1» поступает на входные выводы логических элементов И-НЕ (I, K, L, M, N, O, P), на выходных выводах которых формируются сигналы управления элементами
семисегментного формата индикатора HG1 (рис. 11г).
Запрещающие сигналы U2 и U3 с уровнем логического нуля «0» поступает на входные выводы логических элементов И-НЕ (J, U, V, W) и И-НЕ (J, U, V, W), на выходных выводах которых устанавливается постоянный уровень логической единицы «1».
Постоянный уровень логической единицы «1» не оказывает влияние на управление 7-сегментным форматом индикатора. При формировании цифровых знаков (рис. 11е) из нижних элементов 7-сегментного формата (HG1), разрешающий сигнал U2 (рис. 11а) с уровнем логической единицы «1» поступает на входные выводы логических элементов И-НЕ (J, U, V, W). На выходных выводах логических элементов И-НЕ (J, U, V, W) формируются сигналы управления четырех нижних элементов 7-сегментного индикатора. Запрещающие сигналы U1 и U3 с уровнем логического нуля «0» поступает на входные выводы логических И-НЕ (I, K, L, M, N, O, P) и И-НЕ (J, U, V, W), на выходных выводах которых устанавливается постоянный уровень логической единицы «1». Постоянный уровень логической единицы «1» не оказывает влияние на управление 4-сегментным форматом из нижних элементов 7-сегментного индикатора. При формировании цифровых знаков (рис. 11ж) на базе 6-сегментного формата из элементов (рис. 11ж) 7-сегментного индикатора (HG1) разрешающий сигнал U3 (рис. 11а) с уровнем логической единицы «1» поступает на входные выводы логических элементов И-НЕ (J, U, V, W) на выходных выводах которых формируются сигналы управления 6-сегментного формата 7-сегментного индикатора. Запрещающие сигналы U1 и U2 с уровнем логического нуля «0» поступает на входные выводы логических И-НЕ (I, K, L, M, N, O, P) и И-НЕ (J, U, V, W), на выходных выводах которых устанавливается постоянный уровень логической «1». Постоянный уровень логической единицы «1» не оказывает влияние на управление 6-сегментным форматом 7-сегментного индикатора. Формирование цифровых знаков с увеличенным эффективным угловым размером их /7/ на основе 7-сегментного формата осуществляется без среднего горизонтального сегмента, а вертикальные сегменты с каждой из сторон цифрового формата управляются одним сигналом (4-хпозиционное управление 6-сегментным форматом). На базе структурной схемы многофункционального /9/ преобразователя кода построены электронные часы с переключением энергосберегающих режимов (рис. 12).
1. Построение минимизированной структурной схемы преобразователя двоично-десятичного кода 8−4-2−1 в двоичный 32-хпозиционный код на 10 цифровых знаков, предназначенной для управления 32-хэлементным цифровым форматом [Патраль А. В. Патент № 2 460 151] индикатора (рис. 13). 32 элемента цифрового формата, представленного в виде квадрата (рис. 13), образованы в результате пересечения линий, проведенных из углов его к серединам смежных, противоположных этим углам, сторонам квадрата, с линиями его диагоналей.
1 8 7 2 Ъ / /
26 27 / 4 / 16/9
5
31 X 29 13 У 15: :
4о 25 / 32/ V®4 21 22 и 10
/ /9 18 23 17
Н
32 -хэлементный формат, на основе которого
формируются цифровые знаки.
Рис. 13
Из 32-х элементов отображения в ограниченной сторонами квадрата плоскости
можно сформировать 10 фигур, представляющих цифровые знаки (рис. 14). Причем, площадь фигуры из высветившихся элементов отображения равна площади фигуры из не высветившихся элементов отображения. И чем меньше толщина линий разделяющих элементы отображения, тем лучше восприятие знака (рис. 14), тем меньший габаритный размер формата индикатора может быть получен (рис. 13).
Рис. 14
На основании начертания алфавита цифровых знаков (рис. 14), или же, по высвечиванию и погашению элементов отображения при формировании цифровых знаков составляем таблицу истинности 32-хпозиционного кода управления элементами формата индикатора (рис. 15в). Эквивалентная таблица истинности 32-хпозиционного кода представлена на рис. 15а, б, в.
На основании таблицы истинности 32-хпозиционного кода и таблицы
истинности двоично-десятичного кода 8−4-2−1 (рис. 16б) построена структурная схема преобразователя двоично-десятичного кода 84−2-1 в З2-хпозиционный код (рис. 16а). Пример функционирования структурной схемы: на выходном выводе 1 логического элемента И-НЕ (1) устанавливаются сигналы с уровнем логической единицы «1» (без черточки сверху над комбинацией цифр 12 456) и с уровнем логического нуля «0» (с черточкой сверху над комбинацией цифр 3789). Т. е., при формировании цифровых знаков 12 456 одноименный элемент 1 цифрового формата погашается, а при формировании цифровых знаков 3789 одноименный элемент 1 цифрового формата высвечивается.
Наименьший — габаритный размер 32-хэлементного формата (в сравнении
с другими цифровыми форматами), индикатора обусловлен наилучшим
восприятием знаков, вследствие их начертания.
7. Построение минимизированной структурной схемы преобразователя двоичного кода (24) в 32-позиционный код на 16 цифровых знаков при управлении 32-хэлементным цифровым форматом индикатора.
З2 элемента цифрового формата (рис. 1З), представленного в виде квадрата позволяют сформировать 16 цифровых знаков (рис. 17), удовлетворяющих условию: величина площади из высветившихся элементов при формировании цифровых знаков равна площади из не высветившихся элементов (без учета промежутков между элементами отображения).
Рис. 19
По высвечиванию и погашению элементов отображения при формировании цифровых знаков (рис. 18, рис. 19) составляем таблицу истинности 32-хпозиционного кода управления элементами формата индикатора (рис. 20а) для 16 цифровых знаков. На основании таблицы истинности двоичного кода (рис. 21б), эквивалентной таблицы истинности двоичного кода записанной цифрами десятичного кода (рис. 21а) и эквивалентной таблицы истинности 32-хпозиционного кода для 16 (0−15) цифровых знаков (рис. 20а, б, в) построена структурная схема преобразователя двоичного кода (рис. 21в) в 32-хпозиционный код. На рис. 21 В представлен вариант построения минимизированной структурной схемы преобразователя двоичного кода (24) в двоичный 32-хпозиционный код на 16 цифровых знаков (0−15), не разделенных на две группы.
Большой информационных НЕ в структурной
(Кр.и.в. & gt-2. 50) коэффициент распределения входных цепей в среднем на логический элемент И-схеме преобразователя кода (Кр.и.в.= пЖ=278/79=3. 52) показывает перегруженность микросхем, избыток
корпусов и перегрев их. Построение структурной схемы преобразователя двоичного кода в 32-хпозиционный код при 16-ти формируемых знаков выполним в два этапа.
При этом и таблица истинности 32-хпозиционного кода разделена на 2 уровня (рис. 22а) и 16-ричный код управления при формировании цифровых знаков разделен на 2 восьмиричных кода (рис. 22а) и эквивалентная таблица истинности 32-хпозиционного кода в виде записи цифрами 10-го кода (рис. 22б) разделена на 2 уровня (I группа -формирование цифровых знаков 0−7, II группа-при формировании цифровых знаков 8−15).
На I этапе: построим структурную схему преобразователя двоичного кода в 32-хпозиционный код (рис. 24а) при формировании Ьой группы цифровых знаков от 0 до 7. На II этапе: построим структурную схему преобразователя двоичного кода в 32-хпозиционный код (рис. 25а) при формировании П-ой группы цифровых знаков от 8 до 15.
Подобным же образом разделим таблицу истинности двоичного кода на 2 уровня (рис. 23а):
Код 8-ый Двоичный код [прямой 1 Код 8-ыи Двончный код (инверсный)
Х4 ХЗ Х2 XI Х4 ХЗ Х2 XI
1 в 0 0 0 1) 1) 5 1 0 1 1 1 1
1 0 о 0 1 1 I г 1
2 11 1! 1 2 1 1 ¦I
3 0 0 1 I 3 1: 1
4 и 1 и 4 1 II 1 1
(1 1 0 — Т 0 ¦ 1
6 1! 1 г 6 1 11 1
7 0 г 1 1 7 1 0
:: 0 0 0 0 0 1 I (
1 1! и 1 1 0 ¦ «I
2 1! 2 и V 1
3 II 1 1 3 II. I
4 1 1) 4 II II 1 1
5 1 11) 5 II II 1
6 1 1 6 II II II 1
1 1 1 0 11 0 0
I — формирование элементов цифрового формата при формировании цифровых знаков 0−7 и II — формирование элементов цифрового формата при формировании цифровых знаков 8−15. Эквивалентная таблица истинности двоичного кода при формировании 16-ти знаков представлена в виде построчной записи цифрами 8-иричного кода (рис. 2Зб), как при формировании 1-ой группы цифровых знаков от 0 до 7, так и при формировании П-ой группы цифровых знаков от 8 до 15.
На основании таблиц истинности З2-хпозиционного (рис. 22) и двоичного (рис. 2З) кодов построим две структурные схемы преобразователей кода для цифровых знаков 0−7 (рис. 24а) и 8−15 (рис. 25а), соответственно. Одноименные выходные выводы (1−32) построенных структурных схем преобразователей кода I (рис. 24а) и II (рис. 25а) объединим, применив разделяющие их диоды. Формирование цифровых знаков 0−7 (рис. 23а) начинается после прихода инвертированного сигнала Х4 с уровнем логической единицы „1“ (рис. 2За) 4 разряда двоичного кода (разрешающий сигнал Q1) на входные выводы логических элементов И-НЕ (Т-У) структурной схемы преобразователя кода (рис. 24а). Формирование цифровых знаков 8−15 (рис. 2За) начинается после прихода прямого сигнала Х4 с уровнем логической единицы „1“ (рис. 2За) 4-го разряда двоичного кода (разрешающий сигнал Q2) на входные выводы логических элементов И-НЕ (Т-У) структурной схемы преобразователя кода (рис. 25а).
Несмотря на то, что общее число 2-х, З-х, 4-хвходовых логических элементов И-НЕ
при построении двух структурных схем (8+8 цифровых знаков) увеличилось, в сравнении с построением одной структурной схемы преобразователя кода (16 цифровых знаков), общее число корпусов микросхем, содержащие 2-х, З-х, 4-хвходовые логические элементы, уменьшилось.
На информационном поле цифрового формата (рис. 1З) можно сформировать значительно большее число фигур, представленных цифровыми знаками (рис. 26), используя методику при формировании 16 цифровых знаков.
При этом три разряда (Х1, Х2, ХЗ) двоичного кода (рис. 2З) используются для построения структурной схемы
преобразователя двоичного кода в 32-хпозиционный код, как при формировании 8 цифровых знаков от 0 до 7 (рис. 24), так и при формировании 8 цифровых знаков от 8 до 15 (рис. 25). Четвертый разряд (Х4) двоичного кода используется в качестве разрешающего сигнала Х4(С& gt-1) с уровнем логической единицы „1“ на формирование цифровых знаков от 0 до 7 п™"""*"*. „^^""™. *-™"*. ,“. (рис. 24) и разрешающего сигнала
х -I х х х Е?. тачкны промежутков межл'-- эдеысктшн отображения. А / х х
Х4 (С)2) с уровнем логической единицы „1″ на Рис. 25 формирование цифровых знаков
от 8 до 15 (рис. 25).
При формировании, например, 128 цифровых знаков, построение структурной схемы преобразователя двоичного кода в З2-хпозиционный код должно быть распределено на 16 этапов (I — XVI) этапов, по числу распределения цифровых знаков на группы I-XVI (рис. 26).
i ИАЙ^Хг“ „нчхумй“
IV HIIf-ff§ fh"& gt-
V MA& gt-Y4Vf Л& gt-32−39
vi i… !? • ffizesai& quot-47
рчйь. М64−71
ж KxSfiiii7 xii ййхйавиа88−95
96 97 98 99 100 101 102 103
хш F^^ETS ИЖО"*»
104 105 lllfi 107 10″ 109 110 111 112 113 114 US 116 117 US 119
^ гакйй**^
120 121 122 123 124 125 12 В 127
XVI ¦ ^120& quot-127
Прежде всего, построим предварительно структурную схему преобразователя двоичного кода в 32-хпозиционный код, используя 8 этапов (I-VIII) ее построения, при формировании цифровых знаков от 0 до 63 (рис. 26), распределив их на 8 групп (I-VIII). Для восьми структурных схем преобразователей двоичного кода в 32-хпозиционный код (I-VIII), используя три разряда (Х1, Х2, Х3) двоичного кода (рис. 23), при формировании 8 цифровых знаков, потребуется схема управления (рис. 27в), распределяющая сигналы разрешения на формирование той или иной группы (I-VIII) цифровых знаков (рис. 26).
В схеме управления используются разряды Х4, Х5, Х6 двоичного кода. При подаче разрешающего сигнала Х7 (используется инверсный разряд Х7 двоичного кода) с уровнем логической единицы «1» в схеме управления (рис. 27в) последовательно формируются разрешающие сигналы (Q1-Q8) на формирование 8 групп (I-VIII) цифровых знаков. Формирование первых двух групп (I и II) цифровых знаков (0−7) и (8−15) осуществляется с использованием структурных схем преобразователей кода (I и II) показано на рис. 24 и рис. 25, соответственно.
Для остальных 6 групп (III-VIII) цифровых знаков (16−23, 24−31, 32−39, 40−47, 48−55, и 56−63) построение структурных схем преобразователей двоичного кода в 32-хпозиционный код происходит аналогично рис. 24 и рис. 25. Структурные схемы преобразователей кода будут только отличаться как различием начертания формируемых знаков, так и соответствующим им разрешающим сигналом управления (Q3-Q8).
Построение структурной схемы преобразователя двоичного кода в 32-хпозиционный код при формировании цифровых знаков от 64 до 127 (IX-XVI) происходит аналогично. При подаче разрешающего сигнала Х7 (используется прямой разряд двоичного кода) с уровнем логической единицы «1» в схеме управления (рис. 27г) последовательно формируются разрешающие сигналы (Q9-Q16) на формирование 8 групп (IX-XVI) цифровых знаков. Все 16 структурных схем преобразователей двоичного кода в 32-хпозиционный код объединены разделяющими диодами (аналогично рис. 24, рис. 25), позволяя сформировать на одном формате индикатора 128 фигур, представленных тем или иным цифровым знаком.
Восьмииозициоиный код управления элементами индикатора
У1 У2 УЗ У4 У5 Т6 Л ТВ
Код 10-й 1−8 9−16 17−24 25−32 4−7. 11−13. 29. 30. 32 5.6.8. 12−15 19−21 13. 14. 16. 20−23. 27−29 3−5. 21. 22 24. 28−31
0 _
1 _
2
3
4

6
7
8
9
Ы- высвеченные элементы отображения — не высвеченные элементы отобоажения
Таблица истинности 8-ипозиционного кода управления 32-я элементами цифрового формата
Рис. 29
8. Структурная схема преобразователя двоично-десятичного кода 8−4-2−1 В 8-позиционный код управления З2-мя элементами цифрового формата. Большое число информационных связей в структурной схеме преобразователя двоично-десятичного кода 8−42−1 в 32-хэлементный код с З2-хэлементным цифровым форматом на 10 цифровых знаков (рис. 16) может быть сокращено. Для этого необходимо элементы отображения цифрового формата распределить по группам так, чтобы позиционный сигнал управления той или иной группы погашал или высвечивал выделенную группу элементов отображения.
На основании З2-хэлементного цифрового формата (рис. 28а) и начертания цифровых знаков (рис. 28 б, в, г) построим таблицу истинности 32-хпозиционного кода (рис. 29) с учетом распределения позиционных элементов отображения по 8-и группам их управления. Группы элементов отображения, управляемые одним позиционным сигналом (У): 1−8 (У1) — 9−16 (У2) — 17−24 (У3) — 25−32 (У4) — 4−7, 11−13, 29, 30, 32 (У5) — 5, 6, 8, 12−15, 19−21 (У6) — 13, 14, 16, 20−23, 27−29 (У7) — 3−5, 21, 22, 24, 28−31 (У8).
Из начертания цифровых знаков (рис. 28б, в, г) на основании З2-хэлементного цифрового формата (рис. 28а) наглядно показано выделенные по световым оттенкам группы управления элементами цифрового формата. Элементы 1−8 цифрового формата высвечиваются (рис. 28) при формировании цифровых знаков З-7−8-9 (позиционный сигнал У1). Элементы 9−16 цифрового формата высвечиваются при формировании цифровых знаков 0−4-5−8 (позиционный сигнал У2).
Элементы 17−24 цифрового формата высвечиваются при формировании цифровых знаков 1−5-6−9 (позиционный сигнал У3). Элементы 25−32 цифрового формата высвечиваются при формировании цифровых знаков 0−2-6−7 (позиционный сигнал У4). Элементы 4−7, 11−13, 29, 30, 32 цифрового формата высвечиваются при формировании цифрового знака 1 (позиционный сигнал У5). Элементы 5, 6, 8, 12−15, 19−21 цифрового формата высвечиваются при формировании цифрового знака 2 (позиционный сигнал У6). Элементы 13, 14, 16, 20−23, 27−29 цифрового формата высвечиваются при формировании цифрового знака З (позиционный сигнал У7). Элементы 3−5, 21, 22, 24, 28−31 цифрового формата высвечиваются при формировании цифрового знака 4 (позиционный сигнал У8).
Структурная схема преобразователя двоично-десятичного кода 8−4-2−1 в 8-позиционный код управления З2-хэлементным цифровым форматом (рис. З0а), построенная методом цифровой логики на основании таблицы истинности 8-позиционного кода (рис. 29) и таблицы истинности двоично-десятичного кода 8−4-2−1 записанной цифрами десятичного кода (рис. З0б).
На Рис. 30 выходных выводах (У1-У8) структурной схемы преобразователя
кода (рис. З0а) указаны сигналы с уровнем логической «1» и уровнем логического нуля «0», представленные комбинациями цифр десятичного кода.
Комбинации цифр десятичного кода с черточкой сверху над цифрами указывают при формировании одноименных цифровых знаков высвечивание группы элементов отображения (полужирный шрифт) цифрового формата. Комбинации цифр десятичного кода без черточки сверху над цифрами указывают при формировании одноименных цифровых знаков погашение группы элементов отображения (полужирный шрифт) цифрового формата.
На рис. З1 представлены З2 светоизлучающих элементов отображения цифрового формата управляемые соответствующими им позиционными сигналами (Г1-У8). Управление по группам элементов отображения обеспечивается одноименными разделяющими диодами. При формировании, например, цифрового знака 0 (рис. б):
а. должны быть высвечены две группы элементов цифрового формата 9−16 и 25−32, управляемые позиционными сигналами У2 и У4, соответственно. В позиционных сигналах У2 и У4, представленных комбинациями цифр десятичного кода, цифра 0 в которых с черточкой над ней (уровень логического «0») указывает на высвечивание элементов 9−16 и 25−32, соответственно- б. должны быть погашены остальные группы элементов, управляемые позиционными сигналами У1, У3, У5 -У8. В позиционных сигналах У1, У3, У5 -У8, представленных комбинациями цифр десятичного кода, цифра 0 в которых без черточки над ней (уровень логической «1») указывает на погашение всех элементов, управляемых этими позиционными сигналами (рис. З0, рис. 31).
При формировании, например, цифрового знака 1 (рис. З0в):
а. должны быть высвечены две группы элементов цифрового формата 17−24 и 4−7, 11−13, 29, 30, 32, управляемые позиционными сигналами У3 и У5, соответственно. В позиционных сигналах У3 и У5, представленных комбинациями цифр десятичного кода, цифра 1 в которых с черточкой над ней (уровень логического «0») указывает на высвечивание элементов 17−24 и 4−7, 11−13, 29, 30, 32, соответственно (рис. 94, рис. З1) —
б. должны быть погашены остальные группы элементов, управляемые позиционными сигналами У1, У2, У4, У6 — Y8 при формировании цифрового знака 1 (рис. З0в). В позиционных сигналах У1, У2, У4, У6 представленных комбинациями цифр десятичного кода, цифра 1 в которых без черточки над ней (уровень логической «1») указывает на погашение всех элементов, управляемых этими позиционными сигналами (рис. З0, рис. 31).
Аналогично можно просмотреть формирование всех остальных знаков цифрового алфавита на основе З2-хэлементного цифрового формата (рис. 28, рис. 29, рис. З0, рис. 31).
Литература
ГутниковВ.С. Интегральная электроника в измерительных приборах. Ленинград. «Энергия». 1974 г. — 144 с.: ил. Калабеков Б. А, Мамзелев И. А. Цифровые устройства и микропроцессорные системы. Москва. «Радио и связь». 1987 г. — 400 с.: ил. Патраль А. В. Патент № 2 037 886 на изобретение «Устройство для индикации» выдан 19 июня 1995 г. Приоритет изобретения 19 февраля 1992 г. Заявка № 5 037 630.
Патраль А. В. Патент № 2 231 215 на изобретение «Устройство для измерения и индикации величины угла положения вала» выдан 20 июня 2004 года. Приоритет изобретения 15 августа 2002 года. Заявка № 2 002 122 186.
Патраль А. В. Заявка № 2 007 141 794/09(45 770) от 12 ноября 2007 года «Преобразователь кода 8−4-2−1 в семипозиционный код с минимизированной структурной схемой».
Патраль А. В. Патент № 2 427 930 на изобретение «Устройство для индикации цифровых знаков с энергосберегающим режимом» выдан 27 августа 2011 года. Приоритет изобретения 09 марта 2010 года. Заявка № 2 010 108 561.
Патраль А. В. Патент № 2 417 455 на изобретение «Индикатор девятипозиционный» выдан 27 апреля 2011 г. Приоритет изобретения 04 мая 2009 г. Заявка № 2 009 116 959. Автор Патраль А. В.
Патраль А. В. Патент № 2 460 151 на изобретение «Устройство для индикации с наилучшей идентификацией знаков». Выдан 27 августа 2012 года. Приоритет изобретения 12 января 2011 года. Заявка № 2 011 101 243.
Петербургский журнал Электроники № 2/2011. «Простой метод построения преобразователя кодов». № 2/2012, стр. 93−106. Патраль А. В.
10. Справочник по интегральным микросхемам. Под редакцией Тарабрина Б. В. Москва. «Энергия». 1980 г. — 816 с.: ил.
11. «Энциклопедически Фонд России»: www. russika. ru — П — Преобразователь кода. Автор Патраль А. В.
4.
5.
6.
7.
9.

ПоказатьСвернуть
Заполнить форму текущей работой