Тригери

ТРИГГЕРЫ.

1. Загальні сведения.

Пристрій, має два стійких стану, називають тригером. Вона має два виходу, них називають прямим, а інший — инверсным. Потенціали ними взаємно інвертовані: лот. 1 однією виході відповідає лот. 0 іншою. Під час переключающих (запускающих) сигналів перехід триггера вже з стану до іншого відбувається лавиноподібно, і потенціали на виходах змінюються на противоположные.

У інтервалі між переключающими сигналами стан триггера не змінюється, т. е. тригер «запам'ятовує «надходження сигналів, відбиваючи це величиною потенціалу не вдома. Це дає змогу використовувати його елемент памяти.

При лавинообразных переходах не вдома триггера формуються прямокутні імпульси з крутими фронтами. Це дозволяє вживати тригер на формування прямокутних імпульсів з напруги інший форми (наприклад, з синусоидального).

При двох послідовних переходах триггера не вдома формується один імпульс, тобто. тригер можна використовувати як дільник частоти переключающих сигналів з коефіцієнтом, рівним двум.

Тригери можна розділити на не тактируемые і тактируемые. Не тактируемый (асинхронний) тригер може змінювати своє состояние.

Рис. 1.

переключающими сигналами у час. Тактируемый (синхронний) тригер переключається одночасно зі вступом спеціального тактирующего імпульсу. Усі ці типи тригерів, показане таблиці класифікації, докладно розглянуті далее.

Промисловість випускає всі можливі типи тригерів в інтегральному виконанні. З іншого боку, є підстави виконані на цифрових інтегральних мікросхемах, операційних підсилювачах і транзисторах. Рис. 1.

2. Не тактируемые триггеры.

На виході елемента И-НЕ (ИЛИ-НЕ) є інвертор (підсилювач). У структурі з цих двох таких елементів можна забезпечити позитивну зворотний зв’язок, якщо вхід одного елемента з'єднати все із виходом іншого, і баланс амплітуд. Такий структурою є RS-триггер. Вона має два виходу: прямий () і інверсний () і двоє входу: P. S — установки прямого виходу один (кажуть: «установки триггера один ») і R — установки триггера в 0. Такий тригер є асинхронним RS-триггером. Він застосовується самостійно, соціальній та ролі пам’ятною осередки входить до складу складніших інтегральних триггеров.

2.1. Структури триггеров.

RS-триггер на елементах ИЛИ-НЕ (рис. 2, а). Насамперед розглянемо вплив за показ такої тригер комбінацій сигналів S=1, R=1 і S=0, R=0. Поєднання S=1, R=1 є забороненим, бо за ньому обох виходах триггера встановлюються логічні 0 і після зняття вхідних сигналів стан його непредсказуемо.

Для елемента ИЛИ-НЕ логічний 0 є пасивним сигналом: з його надходженням на вхід стан виходу елемента не змінюється. Тому з’ява Поповичевого комбінації S=0, R=0 не змінює стану триггера.

Логічний 1 для елемента ИЛИ-НЕ активним сигналом: наявність в вході елемента однозначно визначає з його виході логічний 0 незалежно від сигналу іншою вході. Звідси випливає, що переключающим сигналом для аналізованого триггера є логічна 1, як і того, що P. S (установки триггера до стану Q=1) може бути пов’язані з елементом, вихід якого прийнято за .

З сказаного ясно, що з перемикання триггера до стану Q=1 з його входи слід подати комбінацію S=1, R=0, а перемикання до стану Q=0 — комбінацію S=0,R=1.

Нехай тригер (рис. 2, а) перебуває у стані 0 (Q=0, =1), але в входах діють сигнали S=0, R=0. На його перемикання до стану Q=1 подамо на входи комбінацію про S=1, R=0. Тоді не вдома елемента Э2 встановиться логічний 0, на входах елемента Э1 будуть одночасно може бути, логічні 0, і виході Q встановиться логічна 1 — тригер переключається до нового стан (Q=1, =0). На його перемикання від цього стану на входи має надійти комбінація S=0, R=1. Після цього виході Q буде логічний 0, на входах елемента Э2 одночасно виявляться логічні 0 та її вихід прийме потенціал, відповідний =1, —тригер переключається до стану Q=0, =1.

Рис. 3.

З викладеного слід, що час перемикання триггера (tпер) одно подвоєному часу перемикання логічного елемента (подвоєному часу затримки — 2tз). Часто, передбачаючи запас, приймають tпер=3tз. Для надійного перемикання триггера тривалість вхідного переключающего сигналу повинна бути менше tпер. Умовне зображення RS-триггера наведено на рис. 2, б. На рис. 3 приведено ідеалізована тимчасова діаграма RS-триггера, де час перемикання триггера прийнято рівним нулю. Передбачається, що на момент t1 S=0, R=0, а тригер перебуває у стані Q=0. У час t1 комбінація S=1, R=0 переключає тригер до стану Q=1. При t=t2 на входах встановлюється поєднання S=0, R=0, у якому стан триггера зберігається колишнім. Комбінація S=1, R=0, з’являється в останній момент t3, і комбінація S=0, R=0 в останній момент t4 жодних змін не вносять, як і Q=1. Тільки момент t5 поєднання S=0, R=1 викликає переключення триггера до стану Q=0. Після цього зміна логічного перемінної на вході R стану триггера не змінює. Нове переключення відбувається у момент t6 на час вступу на входи комбінації S=1, R=0. Зауважимо, що заборонене поєднання сигналів S=1, R=1 з діаграми отсутствует.

Рис. 4.

RSтригер на елементах И-НЕ (рис. 4, а). Для елемента И-НЕ активним сигналом є логічний 0: наявність його хоча на одному вході обумовлює не вдома логічний 1 незалежно від сигналів інших входах. Логічний 1 для такого елемента є пасивним сигналом: з її надходженням на вхід стан виходу елемента не змінюється. З огляду на сказаного тригер на елементах И-НЕ переключається логічним 0. На умовному зображенні такого триггера (рис. 4, б) це відбивають инверсными входами.

Неважко зрозуміти, що з даного триггера комбінація вхідних сигналів S=0, R=0 заборонена, а комбінація S=1, R=1 не змінює його попереднього состояния.

3 Тактируемые триггеры.

На входи логічного елемента чи устрою сигнали який завжди надходять одночасно, оскільки які були можуть проходити через різну кількість елементів, котрі мають при цьому однаковою затримкою. Це описують як змагання чи гонки сигналів. У результаті протягом певного часу на входах створюється непередбачена ситуація: нових значень одних сигналів поєднуються з значеннями інших, що може спричинити до брехливому срабатыванию елемента (устрою). Наслідки гонок можна усунути тимчасовим стробированием, коли на елемент, крім інформаційних сигналів, подаються тактирующие (синхронизирующие) імпульси, на момент приходу яких інформаційні сигнали явно встигають встановитися на входах.

Тактируемый тригер, крім інформаційних входів, має синхронизирующий (тактирующий, тактовий) вхід; сигнали на інформаційних входах впливають за показ такої тригер тільки з надходженням сигналу на синхронизирующий вход.

3.1. Структури триггеров.

Рис. 5.

Тактируемый RS-триггер (рис. 5,а). Схема такого триггера (зібраного на елементах ИЛИ-НЕ) містить асинхронний RS-триггер T1 і двоє кон’юнктура вхідний логіки. Останні передають переключающую логічний 1 з інформаційного P. Sчи R-входа на відповідні входи Т1 лише за на синхронизирующем вході З логічного 1. При С=0 інформація з P. Sі R-входов на тригер Т1 не передается.

Аналізований тригер можуть виконати і пам’ятною осередку, реалізованої на елементах И-НЕ.

Умовне зображення тактируемого триггера наведено на рис. 5, б. У тексті тактируемый RS-триггер скорочено позначається як RSC-триггер.

Синхронизирующие входи триггера може бути статичними і динамічними. Статичний вхід не втрачає свого управляючого дії, перебувають у ньому є тактовий (синхро) імпульс. Такі входи має тригер, зображений на рис. 5, а. У присутності тактового імпульсу ці тригери мінятимуть свій стан за зміни комбінацій логічних потенціалів на входах P. S і R. Динамічний синхровход впливає на стан виходів триггера в останній момент своєї появи (переднім фронтом) чи закінчення (заднім фронтом).

Рис. 6.

Двоступінчастий тактируемый RS-триггер (рис. 6,а). Кожен щабель такого триггера є тактируемый RS-триггер. За появи на вході З логічного 1 тригер Т1 сприймає інформацію на входах P. S і R, визначальну її стан. Саме тоді на С-входе триггера Т2 з допомогою инвертора — логічний 0, й інформація з виходів Т1 не впливає на Т2. У час закінчення дії логічного 1 на вході З (С=0) не вдома инвертора з’являється логічна 1, що дозволяє перезапис в Т2 інформації з Т1. Отже, під час першого щабель інформація з входів P. S і R записується зі вступом тактового імпульсу, т. е. з його переднього фронту; стан першому місці передається другий з закінченням тактового імпульсу, т. е. з його зрізу. У цій зовнішньому прояву тактирующего імпульсу C-вход описаного триггера можна як динамический.

Умовне зображення двухступенчатого RS-триггера, у якому переключення виходів другого ступеня триггера відбувається перепадом вхідного сигналу з 1 в 0 (перепадом 1 / 0), наведено на рис. 6,б. Умовне зображення триггера з C-входом, переключающим тригер перепадом 0/1, наведено на рис. 6, в.

Тактируемый (синхронний) тригер зазвичай має додаткові асинхронні входи, за якими він незалежно від сигналу на тактовом вході переключається до стану 1 (по входу P. S) чи 0 (по входу R). Такі входи називають не тактируемыми чи асинхронними. Логічні потенціали ними впливають на запам’ятовуючі осередки триггера безпосередньо (навіщо ці осередки триггера виконані на трехвходовых елементах), минаючи вхідну логику.

Умовне зображення двухступенчатого триггера з инверсными асинхронними входами наведено на рис. 7.

Рис. 8.

Рис. 7.

Dтригер (тригер затримки) — рис. 8. D-триггер має один інформаційний D-вход і тактовий С-вход. Він з синхронного RSC-триггера, доповненого инвертором. При С=1 потенціал D-входа передається на S-вход триггера T1 (S=D), але в вході R встановлюється потенціал R=: сигнали на входах виявляються взаємно инвертированными. Це спричиняє з того що будь-який сигнал на вході D створює на P. Sі R-входах комбінацію (S=1, R=0 чи S=0, R=1), здатну переключити тригер до стану Q=S=D. Отже, при С=1 D-триггер є повторителем: не вдома Q повторюється потенціал входу D. Але це повторення починається тільки з надходженням тактового імпульсу на вхід З, т. е. із щодо сменившегося потенціалу на D-входе. При С=0 тригер Т1 і D-вход роз'єднані, тому S=0 і тригер зберігає інформацію, який надійшов з D-входа при З = 1. Позаяк у D — триггере інформація надходить за однією лінії - на D-вход, то явище гонок не проявляється. Тож у швидкодіючих цифрових пристроях використовують D-триггеры.

Рис. 9.

На див. мал.9 наведено тимчасові діаграми D-триггера. Вихід Q повторює стан D-входа зі вступом чергового тактового імпульсу на вхід З, т. е. з задержкой.

D-триггер можна виконати двоступінчатим. У цьому його щабель є одноступінчатий D-триггер, а друга то, можливо синхронним RSC-триггером (рис. 10, а). Стан D-входа передається першому місці із настанням тактового імпульсу, т. е. з його переднього фронту; другий ступінь (тригер загалом) приймає стан Першу світову закінченням тактового імпульсу, т. е. з його задньому фронту. Умовне зображення двухтактного D-триггера, переключающегося перепадом 1/ 0 наведено на рис. 10, б.

JK — тригер. Такий тригер має інформаційні входи J і Ко, котрі за своєму впливу аналогічні входам P. S і R тактируемого RSС-триггера: при J=1, K=0 тригер по тактовому імпульсу встановлюється до стану Q=1; при J= 0, К=1- переключається до стану Q=0, а при J = K= 0 — зберігає раніше прийняту інформацію. Але на відміну від RSС-триггера одночасна наявність логічних 1 на інформаційних входах перестав бути для JK-триггера забороненої комбинацией.

Рис. 11.

На рис. 6.11,а зображено одне з функціональних схем JK-триггера. Її характерною рисою є перехресні зв’язку виходів триггера з входами конъюнкторов вхідний логіки. Завдяки ним для цієї входи після кожного перемикання триггера передаються потенціали, зворотні тим, які перед попереднім переключенням, і який у змозі забезпечити нове переключення триггера в протилежне состояние.

До сформування інформаційних входів J і K елементи Э1 і Э2 вхідний логіки першому місці обрані трехвходовыми. Перемикання виходів другого ступеня триггера відбувається перепадом 1/0 на C-входе.

При J=K=0 на входах елементів Э1 і Э2 встановлюються логічні 0, які для тригерів з прямими входами є пасивними сигналами — тригер Т1 і, отже, JK-триггер загалом зберігають стан. Щоб не вдома елемента Э1 з’явилася логічна 1 (якої тригер Т1 може переключатися до стану Р= 1), з його входах необхідно присутність сигналів J =1, С=1, і навіть логічного 1 із виходу. Аналогічно, логічна 1 буде виході елемента Э2, коли K=1, С=1 і Q=1. Отже, комбінація J=1, К=0 забезпечує по тактовому імпульсу переключення JK-триггера у цілому стан Q=1, а комбінація J=0, K=1— до стану Q=0.

На рис. 11,б наведено зображення JKтриггера із трьома об'єднаними конъюнкцией входами J, із трьома об'єднаними конъюнкцией входами K і з входами P. S і R асинхронної установки. На рис. 11, в показано реалізація D-триггера з урахуванням JK-триггера.

Рис. 12.

4. Лічильні триггеры.

Лічильний тригер (Т-триггер) особливий тим, що він переключається зі вступом кожного імпульсу на тактовом вході, званому у тому триггере рахунковим. Лічильний тригер можна реалізувати з урахуванням JK-триггера. Логічний 1 одному з входів елемента Не визначає потенціал з його виході, тому поєднання J=K=1 важить на вхідну логіку першому місці триггера. Тепер вона отримує інформацію тільки з виходів триггера (рис. 11,а), що встановлює їх у становище, коли із настанням лічильного імпульсу розпочнеться чергове переключення — JK-триггер працює у рахунковому режимі. Реалізація лічильного режиму на JKтриггере приведено на рис 12, а.

Лічильний тригер просто реалізують і на D-триггере (рис. 12, б). Якщо після кожного перемикання забезпечити автоматичну зміну рівня потенціалу на D-входе, те з кожним імпульсом на C-входе тригер змінюватиме свій стан. Зазначена зміна потенціалу здійснюватиметься, якщо D-вход з'єднати все із виходом. Друга перехресна зв’язок (аналогічна зв’язку в JKтриггере) забезпечується з допомогою сполуки D-входа з R-входом пам’ятною осередки триггера через інвертор (см. рис.8).

5. Тригер Шмитта.

Рис. 13.

Цей тригер (рис. 13, a) стоїть у сімействі тригерів: вона має один вхід, одного виходу і вона має властивостями запоминающего елемента. Тригер містить два инвертора, охоплених позитивним зворотним зв’язком, рахунок чого вихід схеми може змінювати свій стан лавинообразно.

На виході инвертора потенціал з лот. 0 на лот. 1 змінюється при більшому вхідному напрузі, аніж за зміні з лог.1 на лот. 0. Тому схема (рис. 13,а) має гистерезисом (рис. 13, б). Це дозволяє вживати її як формирователя прямокутних імпульсів з вхідного напруги, зокрема, з синусоидального.

Умовне зображення триггера Шмітта наведено на рис. 13, в.

1. Калабеков Б. А. Цифрові пристрої і мікропроцесорні системи —М.: телеком, 2000 г.

2. Потьомкін І.С. Функціональні вузли цифровий автоматики —М.: Энергоатомиздат, 1988 р., з. 166… 206.

3. Сайт в інтернеті: WWW. abc. WSV.ru.

4. Сайти в інтернеті: rff.tsu.ru, pub. mirea. ac. ru, foroff. phys. msu.ru.

??

??

??

??

— 10 ;