Классификация оперативної памяти

П Л, А Н.

Память.

Класифікація оперативної пам’яті (ОЗУ) Запровадження 1. Енергозалежна і энергонезависимая пам’ять 2. SRAM і DRAM.

2.1. Триггеры.

2.2. Елементна база логики.

2.3. SRAM. Замечания.

2.4. DRAM. Що це таке? 3. Динамічний ОЗУ.

3.1. Застарілі модификации.

3.1.1. DIP.

3.1.2. SIPP (SIP) —модулі памяти.

3.2. SIMM-модули.

3.2.1. Порівняння SIMM-модулей.

3.2.2. Причини підвищення швидкості роботи EDO RAM.

3.3.DIMM.

3.3.1. SDRAM.

3.3.2. ESDRAM.

3.3.3. SDRAM II.

3.3.4. SLDRAM.

3.3.5. Пам’ять від Rambus (RDRAM, RIMM). 4. Оперативна кеш-пам'ять. 5. Постійне запам’ятовуючий пристрій. 6. Флеш-пам'ять. 7. CMOS-память. 8. Недоліки перезаписываемой памяти.

8.1. Втрата даних в CMOS.

8.2. Втрата даних в flash-памяти.

Пам’ять. Одне з найважливіших пристроїв комп’ютера є пам’ять, чи запам’ятовуючий пристрій (ОЗУ). За визначенням, даному у книзі «Інформатика з поняттями і термінах », ОЗУ — «функціональна частина цифровий обчислювальної машини, настановленим записи, збереження і видачі інформації, які у цифровому вигляді. «Проте під це визначення потрапляє як власне пам’ять, і зовнішні запам’ятовуючі пристрої (типу накопичувачів на жорстких і гнучких дисках, магнітної стрічки, CD-ROM), які краще зарахувати до пристроям ввода/вывода інформації. Отже під комп’ютерну пам’ять в надалі розумітись лише «внутрішня пам’ять комп’ютера: ОЗУ, ПЗУ, кеш пам’ять і флеш-пам'ять ». Отже, розглянемо класифікацію внутрішньої пам’яті компьютера.

Класифікація оперативної пам’яті (ОЗУ) Запровадження Оперативне запам’ятовуючий пристрій є, мабуть, однією з перших пристроїв обчислювальної машини. Вона була присутня вже у першому поколінні ЕОМ за архітектурою («Інформатика з поняттями і термінах»), створених у сорокових — на початку п’ятдесятих років ХХ століття. За ці років змінилося не одне покоління елементної бази, у яких була побудована пам’ять. Тому автор наводить деяку класифікацію ОЗУ по елементної базі і конструктивним особливостям. 1. Енергозалежна і энергонезависимая пам’ять ЕОМ першого покоління за елементної базі були вкрай ненадійними. Так, середнє брешемо роботи вщерть для ЕОМ «ENIAC» становила 30 хвилин. Швидкість рахунки у своїй була можна порівняти зі швидкістю рахунки сучасних комп’ютерів. Тому вимоги для збереження даних у пам’яті комп’ютера у відмові ЕОМ були суворіше, ніж вимоги до швидкодії оперативної пам’яті. У результаті цього, у цих ЕОМ використовувалася энергонезависимая пам’ять. Энергонезависимая пам’ять дозволяла зберігати запроваджене неї дані тривалий час (до місяця) при відключенні харчування. Найчастіше як енергонезалежної пам’яті використовувалися ферритовые сердечники. Вони уявляють собою тор, виготовлених із спеціальних матеріалів — феритів. Ферриты характеризуються тим, що петля гистерезиса залежності їх намагниченности від зовнішнього магнітного підлогу носить практично прямокутний характер.

Рис. B.1. Діаграма намагниченности феритів. У результаті намагниченность цього сердечника змінюється стрибками (становище двоичного 0 чи 1, дивися малюнок B.1.) Тому, зібравши схему, показану малюнку B.2, практично зібрано найпростіший елемент пам’яті місткістю 1 біт. Пам’ять на ферритовых осердях працювала повільно й неефективно: на перемагничивание сердечника потрібен час і витрачалося багато електричної енергії. Тому з поліпшенням надійності елементної бази ЕОМ энергонезависимая пам’ять стала вытеснятьс енергозалежною — більшої, економною та виробництва дешевої. Проте, вчені різних країн як і ведуть роботи з пошуку швидкої енергозалежною пам’яті, яка б працювати у ЕОМ для критично важливих додатків, передусім военных.

Рис. B.2. Схема елемента пам’яті на ферритовых осердях. Напівпровідникова пам’ять. На відміну від пам’яті на ферритовых осердях напівпровідникова пам’ять енергозалежна. Це означає, що з вимиканні харчування її вміст втрачається. Перевагами ж напівпровідникової пам’яті перед її замінників є: мала рассеиваемая потужність; високе швидкодія; компактність. Ці переваги набагато перекривають недоліки напівпровідникової пам’яті, що роблять її незамінною в ОЗУ сучасних комп’ютерів. 2. SRAM і DRAM. Напівпровідникова оперативна пам’ять нині ділиться на статична ОЗУ (SRAM) і динамічний ОЗУ (DRAM). Перш, ніж пояснювати відмінність між ними, розглянемо еволюцію напівпровідникової пам’яті за останні років. 2.1. Тригери. Тригером називають елемент на транзисторах, котрі можуть перебувати у одному з цих двох стійких станів (0 і одну), а, по зовнішньому сигналу він вміє" змінювати стан [Інформатика з поняттями і терминах/М., Просвітництво, 1991 р. — 208 з.: мул. — стор. 91]. Отже, тригер може служити осередком пам’яті, яке береже один біт інформації. Будь-який тригер можна створити із трьох основних логічних елементів: І, АБО, НЕ. Тому всі, що належить до елементної базі логіки, стосується й триггерам. А сама пам’ять, джерело якої в триггерах, називається статичної (SRAM). 2.2. Елементна база логики.

1. РТЛ —резистивно-транзисторна логіка. Історично є першою элеентной базою логіки, яка працює ЕОМ другого покоління. Володіє великий рассеивающей потужністю (понад 100 мВт на логічний элемент).

Не застосовувалася вже у ЕОМ третього поколения.

2. ТТЛ, чи Т2Л —транзисторно-транзисторна логіка. Реалізовано на біполярних транзисторах. Використовувалася в інтегральних схемах малої і середній ступеня інтеграції. Володіє часом затримки сигналу в логічному елементі 10— нс, а споживана потужність на елемент —10 мВт.

3. ТТЛ-Шотки —це модифікація ТТЛ з допомогою діода Шотки. Володіє меншим часом затримки (3 нс) і високої розсіюваною потужністю (20 мВт).

4. ИИЛ, чи И2Л —інтегральна инжекторна логіка. Це різновид ТТЛ, базовим елементом якої не є біполярні транзистори одного роду (pnp чи npn), а горизонтально розташованого p+n+p транзистора і вертикально розташованого npn транзистора. Це дозволяє створити високу щільність елементів на БІС і СБИС. У цьому споживана потужність дорівнює 50 мкВт на елемент та палестинці час затримки сигналу — 10 нс.

5. ЭСЛ —логічні елементи з эмиттерными зв’язками. Ця логіка також побудовано біполярних транзисторах. Час затримки у яких —0,5 —2 нс, потребляема потужність —25 —50 мВт.

6. Елементи на МДП (МОП) —транзисторах. Це схеми, у яких біполярні транзистори замінені на польові. Час затримки таких елементів становить від 1 до 10 нс, споживана потужність — від 0,1 до 1,0 мВт.

7. CMOS) КМОП —логіка (комплементарная логіка.) У цьому логіці використовуються симетрично включені n-МОП і p-МОП транзисторы.

Потребляема потужність в статичному режимі —50 мкВт, затримка —10 —50 нс. Як очевидно з цього огляду, логіка на біполярних транзисторах сама швидка, але водночас найдорожча й володіє високої потужністю розсіювання (і отже —краще «гріється».) За інших рівних умов логіка на польових транзисторах більш повільна, але має меншим електроспоживання балансується і меншою вартістю. 2.3. SRAM. Зауваження. З попереднього розділу Ви дізналися, що елементної базою статичного ОЗУ. Як ви зрозуміли, статична ОЗУ —дорогою, і неекономічний вид ОЗУ. Тому його використав основному задля кеш-пам'яті, регістрах мікропроцесорах і системах управління RDRAM (дивися розділ B.3.3.5). 2.4. DRAM. Що це таке? А, щоб здешевити оперативну пам’ять, 90-х років ХХ століття замість дорогого статичного ОЗУ на триггерах використовують динамічний ОЗУ (DRAM). Принцип устрою DRAM наступний: система металл-диэлектрикнапівпровідник може працювати як конденсатор. Як відомо, конденсатор здатний кілька днів «тримати» у собі електричний заряд. Окресливши «заряджене» стан як 1 і «незаряджене» як 0, ми матимемо осередок пам’яті ємністю 1 біт. Оскільки заряд на конденсаторі розсіюється через певний проміжок часу (який залежить від якості матеріалу і технології її виготовлення), його необхідно періодично «подзаряжать» (регенерувати), зчитуючи і знову записуючи до нього дані. Через те й виникло поняття «динамічна» для цього виду пам’яті. За 10 років, що минули від створення перших мікросхем DRAM, їх розвиток йшло «семимильними «кроками проти SRAM. Еволюція DRAM у наступному подразделе.

3. Динамічний ОЗУ. Конструктивні особливості. Динамічний ОЗУ від часу своєї появи минуло кілька стадій зростання, та її вдосконалення не зупиняється. За десятирічну історію DRAM змінювала свій вигляд кілька разів. Спочатку мікросхеми динамічного ОЗУ проводилися в DIP-корпусах. Потім їх змінили модулі, які з кількох мікросхем: SIPP, SIMM і, нарешті, DIMM і RIMM. Розглянемо ці різновиду поподробнее.

3.1. Застарілі модифікації. 3.1.1. DIP.

Рис. B.3.1. Модуль пам’яті DIP DIPкорпус —це історично сама давня реалізація DRAM. DIP-корпус відповідає стандарту IC. Зазвичай це маленьке чорний корпус з пластмаси, по обидва боки якого розташовуються металеві контакти (див. малюнок B.3.1.).

Рис. B.3.2. Банк модулів пам’яті DIP Мікросхеми (інакше, чіпи) динамічного ОЗУ встановлюються так званими банками. Банки бувають на 64, 256 Кбайт, 1 і 4 Мбайт. Кожен банк складається з дев’яти окремих однакових чипів. У тому числі вісім чипів призначені для хранени інформації, а дев’ятий чіп служить для перевірки парності інших восьми мікросхем цього банку. Чіпи пам’яті бувають те й четырехразрядными, плюс ємність 64 Кбит, 256 Кбит, 1 і 4 Мбит. Позначення різновидів мікросхем пам’яті в DIPкорпусах показано в таблиці [Р. Вебер, стор. 46—]. Слід зазначити, що пам’яттю з DIP-корпусами комплектувалися персональні комп’ютери з мікропроцесорами i8086/88, i80286 і лише частково, i80386SX/DX. Установка і заміна цього виду пам’яті була нетривіальною завданням. Понад те, що доводилося підбирати чіпи для банків пам’яті однаковою розрядності і емкости. Приходилось докладати зусиль і кмітливість, щоб чіпи правильно встановлювалися в рознімання. До того ж треба було не зруйнувати контакти механічно, не пошкодити їх інструментом, статичним електрикою, брудом тощо. Тому в комп’ютерах з процесором i80386DX ці мікросхеми замінили пам’яті SIPP і SIMM. 3.1.2. SIPP (SIP) —модулі памяти.

Рис. B.3.3. Модуль пам’яті SIPP Однією з незаслужено забутих конструкцій модулів пам’яті є SIPPмодулі. Ці модулі є маленькі плати з кількома напаянными мікросхемами DRAM. SIPP є скороченням слів Single Inline Package. SIPP-модули поєднано з аналітичними системної платою з допомогою контактних штырьков. Під контактної колодкою перебувають 30 маленьких штырьков (дивися малюнок B.3.3.), які вставляються в відповідну панель системної плати ([Вебер,] стор. 49—). Модулі SIPP мали певні вирізи, які давали можливості вставити в рознімання неправильним чином. На думку автора, цей вид модулів лідирував за простотою їх установки на системну плату.

3.2. SIMM-модули.

Рис. B.3.4. Модуль пам’яті SIMM Абревіатура SIMM розшифровується як Single Inline Memory Module (Модуль пам’яті з однорядным розташуванням висновків.) Він містить у собі все те що DIP називалося банком (дивися підрозділ B.3.1.1.) Модулі SIMM може мати обсяг 256 Кбайт, 1, 2, 4, 8, 16 і 32 Мбайт. Поєднання SIMM-модулей з системної платою здійснюється з допомогою колодок (див. малюнок B.3.5.).

Рис. B.3.5. Установка модуля пам’яті SIMM Модуль вставляється в пластмасову копил з точки 70 — градусів, і потім затискається пластмасовим власником. У цьому плата постає вертикально. Спеціальні вирізи на модулі пам’яті не поставить їх неправильним чином ([Вебер,] стор. 47—.) Модулі SIMM для з'єднання з системної платою мають не штырьки, а позолочені смужки (звані pin, пины). 3.2.1. Порівняння SIMM-модулей. SIMM-модули свого розвитку відбулися етапу. Першими представниками SIMMмодулів були 30-пиновые SIMM FPM DRAM. Їх максимальна частота роботи — 29 МГц. Стандартним ж часом доступу до пам’яті вважалося 70 нс. Ці модулі вже ніяк не працювали за комп’ютерами з мікропроцесорами i80486DX2, і було витіснені спочатку 72-пиновыми FPM DRAM, та був EDO RAM. SIMM EDO RAM мають лише 72 пина і може працювати на частоті до 50 МГц. Цими модулями пам’яті оснащували комп’ютери з процесорами Intel 80486DX2/DX4, Intel Pentium, Pentium Pro і Pentium MMX, і навіть AMD 80 586 і K5. Ці модулі встановлювалися на платах з чипсетом Intel 440TX, 440EX, 440LX, 450NX; VIA Apollo MVP ¾, Pro/Pro+; ALI Alladin 4/4+/V/PRO II, ALI Alladin TNT2. Нині SIMM-модули, як 30-pin, і 72-pin не задовольняють по своїм характеристикам вимогам нових шин і процесорів. Тому все активніше заменяютс модулями DIMM [Євген Калугин Типи памяти.//"Подводная човен", січень 2000 —стор. 166—.] 3.2.2. Причини підвищення швидкості роботи EDO RAM. Не дивлячись на невеликі конструктивні відмінності, і FPM, і EDO RAM делаютс по одному й тому технологією, тому швидкість роботи мусить бути сама й та ж. Справді, і FPM, і EDO RAM мають однаковий час зчитування першої осередки — 60 —70 нс. Однак у EDO RAM застосований метод считывани послідовних осередків. При зверненні до EDO RAM активізується як перша, а й наступні осередки в ланцюжку. Тому, маючи той час при зверненні лише до осередку, EDO RAM звертається до наступним осередків в ланцюжку значно швидше. Оскільки звернення до послідовно наступним друг за іншому областям пам’яті відбувається частіше, ніж до її різним ділянкам (якщо відсутня фрагментація пам’яті), то виграш в сумарною швидкості звернення до пам’яті значний. Але навіть для EDO RAM існує межа частоти, де вони можуть працювати. Та ні яким хитрощі, модулі SIMM що неспроможні працювати на частоті локальної шини PCI, перевищує 66 МГц. З появою 1996 року процесора Intel Pentium II і чипсета Intel 440BX частота локальної шини зросла до 100 МГц, що змусило виробників динамічного ОЗУ перейти інші технології, передусім DIMM SDRAM. 3.3.DIMM Абревіатура DIMM розшифровується як Dual Inline Memory Module (Модуль пам’яті з подвійним розташуванням висновків). У модулі DIMM имеетс 168 контактів, розташовані обабіч плати й на розділені ізолятором. Також змінилися і рознімання для DIMM-модулей. Слід зазначити, що розняття DIMM мають багато різновидів DRAM. До того ж досі модулі DIMM або не мали коштів самоконфигурирования (на відміну SIMM-модулей). Тож полегшення вибору потрібного модул користувачам на материнських платах різні типи DIMM мають від однієї близько трьох вирізів на модулі пам’яті. Вони запобігають від неправильного вибору і неправильної установки модулів пам’яті. У наступних підрозділах розглянемо типи DRAM, мають розняття DIMM. 3.3.1. SDRAM.

Рис. B.3.6. Модуль пам’яті SDRAM Абревіатура SDRAM розшифровується як Synchronic DRAM (динамічний ОЗУ з синхронним інтерфейсом). Цим вони відрізняються FPM і EDO DRAM, працюючих по асинхронному інтерфейсу. З асинхронним інтерфейсом процесор повинен очікувати, поки DRAM закінчить виконання своїх внутрішніх операцій. Вони зазвичай займають 60 нс. У DRAM з синхронним управлінням відбувається защелкивание інформації від процесора під управлінням системних годин. Тригери запам’ятовують адреси, сигнали управління та об'єктивності даних. Це дозволяє процесору виконувати інші проблеми. Після певної кількості циклів дані стають доступними, і процесор може їх зчитувати. Отже, зменшується час просто процесора у час регенерації пам’яті. Інше перевагу синхронного інтерфейсу —те, що системних годинник задають часові кордони, необхідні DRAM. Це виключає необхідність наявності безлічі стробирующих імпульсів, обов’язкових для асинхронного інтерфейсу. Це, по-перше, зменшує трафік на локальній шині (немає «лишних"сигналов), а по-друге, дозволяє спростити операції виводу-введення-висновку (у бойових операціях пересилки центральний процесор або контролер DMA не повинен виділяти корисну інформацію серед службових стробирующих імпульсів і бітов парності). По-третє, усі фінансові операції ввода/вывода на локальної шині стали управлятися одними й тими самими синхроимпульсами, що саме собою добре. Хоча SDRAM з’явилася віддавна, використання її гальмувалося високої (на 33%) ціною проти EDO RAM. «Зоряний час"SDRAM настав 1997 року, після появи чипсета 440BX, працюючого на частоті 100 МГц. У результаті цього частка ринку SDRAM протягом року зріс у двічі (із 25-ма% 1997 року до 50% 1998 року.) Нині выпускаютс модулі SDRAM, працівники частотах 100 і 133 МГц. Також розроблено SDRAM на частоти 143 МГц і від. 3.3.2. ESDRAM. Наступним оригінальним рішенням, увеличившим частоту роботи SDRAM, стало створення кешу SRAM на модулі динамічного ОЗУ. Так з’явилася специфікація Enhanced SDRAM (ESDRAM). Це й дозволило підняти частоту роботи модуля до 200 МГц. Призначення кешу на модулі точно таку ж, як і кеш другого уровн процесора —зберігання найчастіше використовуваних даних. 3.3.3. SDRAM II.

Рис. B.3.7. Модуль пам’яті DDR DRAM (SDRAM II) Специфікація SDRAM II (чи DDR SDRAM) немає повної сумісності з SDRAM. Ця спецификаци дозволяє частоту роботи SDRAM з допомогою роботи з обох межах тактового сигналу, цебто в піднесенні і спаді. Проте SDRAM II використовує хоча б 168-ми контактний розняття DIMM. 3.3.4. SLDRAM. Як багато і SDRAM II, ця спецификаци використовує обидві кордону тактового сигналу і має у собі SRAM. Проте завдяки протоколу SynchLink Interface ця пам’ять може працювати на частоті до 400 МГц. 3.3.5. Пам’ять від Rambus (RDRAM, RIMM).

Рис. B.3.8. Модуль пам’яті RDRAM (RIMM) RDRAM є специфікацію, створену і запатентовану фірмою Rambus, Inc. за рахунок використання обох кордонів сигналу досягається частота роботи пам’яті в 800 МГц. Підсистема пам’яті Direct Rambus включає у собі такі компоненти [Євген Калугин. Типи памяти.//"Подводная човен", січень 2000 р., стор. 166—.]:

8. Direct Rambus Controller.

9. Direct Rambus Channel. 10. Direct Rambus Connector. 11. Direct Rambus RIMM™. 12. Direct Rambus DRAMs. Розглянемо ці компоненти докладніше: 1. Контролер Direct Rambus —це главна шина підсистеми пам’яті. Він поміщається на чіпі логіки, як і PC-чипсет, мікропроцесор, графічний контролер. Фізично можна помістити чотирьох Direct Rambus —контролерів однією чіпі логіки. Контролер —це інтерфейс між чіпом логіки й пам’яттю Rambus, у його обов’язки входить генерація запитів, управління потоком даних, й інших функцій. 2. Direct Rambus Channel створює електричні сполуки між Rambus Controller і чипами Direct RIMM. Робота каналу полягає в 30-ти сигнали, складових високошвидкісну шину. Ця шина дбає про частоті 400 МГц і, з допомогою передачі обох межах тактового сигналу, дозволяє передавати дані на 800 МГц. Два каналу даних (завширшки байт кожен) дає змогу отримувати пікову пропускну спроможність в 1,6 Гбайт/с. Канал відповідає форм-фактору SDRAM. 3. Розняття Direct Rambus —це розняття зі 168 контактами. Контакти розташовані двома сторони модуля, по 84 із боку. Розняття є низкоиндуктивный інтерфейс між каналом на модулі RIMM і каналом на материнської платі. 4. Модуль RIMM — це модуль пам’яті, що включає в себя чи більш чипів організовує безперервність каналу. Фактично, RIMM утворює безперервний канал по дорозі від однієї розняття до іншого. Тому залишати вільні рознімання неприпустимо Існують спеціальні модулі тільки з каналом, звані continuity modules. Не містять чипів пам’яті і призначені для заполнени вільних місць. Модулі RIMM мають розміри, подібні до геометричними розмірами SDRAM DIMMs. Модулі RIMM підтримують SPD, що використовуються на DIMM «ох SDRAM. У на відміну від SDRAM DIMM, Direct Rambus може містити будь-яке ціла кількість чипів Direct RDRAM (до якомога більшої). Один канал Direct Rambus максимум може підтримувати 32 чіпа DRDRAM. На материнської платі можна використовувати близько трьох RIMM модулів. Використовуються 64 Мбит, 128 Мбит і 256 Мбит устрою. Щоб розширити пам’ять понад 32-х пристроїв, можна використовувати два чіпа повторителя. З одним повторителем канал може підтримувати 64 устрою з 6-ту RIMM модулями, і з двома —128 пристроїв на 12 модулях. 5. Чіпи DRDRAM. Чіпи DRDRAM становлять важливу частину підсистеми Rambus, запам’ятовуючі дані. Всі пристрої у системі електрично перебувають у каналі між контролером і термінатором. Устрою Direct Rambus можуть лише відповідати на запити контролера, що робить їх шину що була чи відповідає. Устрою містять у собі статична і динамічний ОЗУ. 4. Оперативна кеш-пам'ять. Як зазначалося, для динамічної оперативної пам’яті необхідна періодична її регенерація. У комп’ютері це осуществляетс централізовано: організується цикл прямого чтения/записи вмісту динамічного ОЗУ. Ця операція здійснюється з допомогою спеціальної мікросхеми. У процесі регенерації мікропроцесор перетворюється на режим очікування, що знижує продуктивність системи щонайменше ніж 5%. Мінімальний цикл обращени мікропроцесора до оперативної пам’яті складається з двох станів шини. Підраховано, що майже 70% всіх звернень процесора до шині комп’ютера становить читання команд, 20% — читання і запис даних, і лише решта 10% становлять звернення до пристроям вводу-виводу. Тому запровадження жодного стану очікування при зверненні до пам’яті істотно знижує продуктивність комп’ютера. Отже, суттєве зростання швидкодії системи може бути досягнуто лише за збалансованої роботі підсистеми пам’яті. Для старих персональних комп’ютерів (з урахуванням мікропроцесорів Intel i8088, i8086, i80286 і процесорі i80386/20 МГц) була властива однорівнева система організації пам’яті. За цією системою розробники були змушені з’ясовувати дешеві DRAM з швидкодією 80 —120 нс, або застосовувати дорогі SRAM з швидкодією 40 —60 нс. Для сокращени середнього часу очікування при зверненні до операційній системі використовувалися (й закони використовують нині) методи интерливинга і страничной организации.

Рис. B.4.1. Система з интерливингом пам’яті. У системі з интерливингом —розшаруванням адрес осередків пам’яті —обшир пам’яті ділиться на чи кілька банків. Подвійні слова з послідовними адресами вміщено у різних банках. Під час зчитування інформації з оперативної пам’яті за цикл то можна організувати паралельне вилучення інформації із різних блоків, що зменшує кількість циклів очікування. Перевага систем з интерливингом проявляється при зверненні до послідовним осередків і зчитуванні відразу 32-х біт інформації. У іншому разі интерливинг це не дає ніяких преимуществ.

Рис. B.4.2. Система зі страничной організації пам’яті. У системах зі страничной організацією пам’яті вся пам’ять ділиться на фіксовані за величиною зони адрес —сторінки. Звернення до пам’яті в межах сторінки не викликає очікування, а на зміну сторінки —як зазвичай, з станами очікування. При страничной організації пам’ять ділиться на рядки — і стовпчики. Адреса звернення до подвійному слову містить 9 балів розрядний номер рядки — і 9 балів розрядний номер шпальти. При зверненні до сторінки сигнал вибору номери рядки підтримується незмінним, а сигнал вибору шпальти переставляється на стовпець, звідки потрібно прочитати дані. Страничная організація пам’яті вимагає для реалізації особливі мікросхеми. Вона має спеціальний режим — посторінковий доступ зі статичної вибіркою шпальт (static column decode). Для повної реалізації потенційних швидкісних можливостей мікропроцесорів використовується багаторівнева иерархическа пам’ять. Вона включає у собі быстродействующую кеш-пам'ять — SRAM. Кеш-пам'ять складається з пам’яті даних, побудована на мікросхемах SRAM, і контролера кешу. У кешпам’яті хранитс інформація, копируемая з основний оперативної пам’яті. Щоразу при зверненні мікропроцесора до пам’яті контролер кеш-пам'яті перевіряє наявність даних в кэше. Якщо такі дані в кэше є («потрапляння»), то мікропроцесор отримує дані з кешу. Якщо цих даних немає («промах»), виконується звичайний цикл звернення до оперативної пам’яті DRAM. Основним чинником, визначальним ймовірність влучення, є ємність кешпам’яті. Зазвичай, при обсязі кешу у два Кбайта ймовірність влучення становить від 50 до 60%. Оскільки розмір кеш-пам'яті на сучасних комп’ютерах перевищує 256 Кбайт, то ймовірність влучення перевищить 90% (для комп’ютерів з обсягом пам’яті ~ 16 Мбайт.) Задля реалізації кеш-пам'яті нині розроблено ефективні однокристальные контролери. Найбільшого распространени отримали контролери i82385 фірми Intel і A38152 фірми Asustec Microsystems. Контролер i82385 підтримує 32 Кбайта кеш-пам'яті, і може працювати у двох конфігураціях: 13. Кеш-пам'ять з прямим відображенням. 14. Двухканальная модульно-ассоциативна кеш-пам'ять. Перша конфігурація характеризуетс простотою реалізації, проте вона оказываетс неефективною під час роботи в мультизадачных системах. У двухканальной реалізації кеш-пам'ять розбиває все 4 Гбайтное адресне простір на 262 144 сторінки по 16 Кбайт. 32-х розрядний фізичний адресу складається з четырнадцатиразрядного адреси, визначального інформацію в кеш-пам'яті, і восемнадцатиразрядного тега, визначального номер сторінки. Кожен адресу оперативної пам’яті то, можливо відображено однієї із двох осередків кеш-пам'яті. На малюнку B.4.3 рассматриваетс освіту фізичного адреси в двухканальной модульно-ассоциативной памяти.

Рис. B.4.3. Двухканальна модульно-ассоциативная кеш-пам'ять. Особливість контролера кеш-пам'яті - забезпечення можливості паралельної роботи мікропроцесора з кэш-памятью і в периферійних пристроїв з оперативної пам’яттю як прямого доступу. При записи даних із адресами, що є в кэше, контролер ліквідує копії цих блоків в кэше. Усю роботу з синхронізації даних в DRAM і кэше перебирає цей контролер. Однокристальний контролер кеш-пам'яті фірми ASUSTEC, що з пам’яттю даних 32 Кбайта забезпечує ймовірність влучення більш 95%. Це досягається завдяки використанню четырехканального модульноасоціативного звернення, що відображає адресу оперативної пам’яті в жодну з чотирьох осередків кеш-пам'яті. У цьому, внаслідок організації послідовного звернення до пам’яті даних, потрібно подключени всього одного банку пам’яті даних. Контролер A38152 фірми Asustec має апаратні і програмні засоби, щоб забезпечити зв’язаність інформації: логіка спостереження шиною, яка забезпечує ліквідацію копій блоків в кеш-пам'яті, задани області адрес, не відображуваної в кеш-пам'ять (наприклад, для співпроцесора фірми Weitec і пристроїв ввода/вывода). У багатьох материнських платах можна вибирати між одноуровневой чи багаторівневої системами організації пам’яті. За умовчанням встановлюється ражим багаторівневої пам’яті. Якщо ви встановіть режим одноуровневой пам’яті, то кеш-пам'ять SRAM просто додається до адресне простору основний оперативної пам’яті. Однорівневу пам’ять краще використовувати, коли внутрішній кеш процесора за обсягом перевершує ємність кеш-пам'яті на материнської платі. …Вже до появи мікропроцесора i80486 фірми Intel зрозуміли, що швидкість обміну даних процессор-память по системної шині відбувається повільно навіть за використанні зовнішньої кеш-пам'яті. Тому в микропроцессоре i80486 фірма Intel стала використовувати кеш-пам'ять, що у самому процесорі. У процесорі i80486 здійснюється кэширование системних регістрів —шляхом введення «тіньових «регістрів. Коли програма завантажує селектор в системний регістр, процесор автоматично зчитує («кэширует») потрібний системний регістр у тіньовому регістрі. Після цього звернення до пам’яті досить скласти ефективний адресу з базовим адресою сегмента у тіньовому реєстрі, й одержати лінійний адресу. Це правда званий кеш першого рівня. У микропроцессоре Pentium кэшированию стали піддавати як системні регістри, а й регістри даних, і предвыборки команд. Логічним продовженням стало розміщення кеш-пам'яті і його контролера не на материнської платі, а процесорі. У цьому вирішуються два завдання: 15. Спрощення шини передачі. 16. З’явилась би можливість роботи кеш-пам'яті не так на частоті шини, але в частоті процесора. У цьому швидкість роботи кеш-пам'яті увеличивается.

Исходя із цього, в микропроцессоре Pentium стала использоватьс вбудована до нього кеш-пам'ять другого рівня. Завдяки ній швидкість роботи процесора тих-таки системних платах зросла. Необхідно, проте, відзначити, що виготовлення кеш-пам'яті другого рівня на кристалі процесора набагато ускладнює вартість самого мікропроцесора. Саме з недорогих моделей комп’ютерів фірма Intel стала виготовляти процесори без кешу другого рівня або з кэш-памятью меншого розміру. Прикладом такого процесора являетс процесор Intel Celeron. Він аналогічний процесору Intel Pentium II, проте або містить кеш другого рівня (у перших моделях), або він невеличкий (у нових версіях цього процесора.) Завдяки цьому впала її ціна і продуктивність. Примітка: у зв’язку з виходом мікропроцесора Intel Pentium 4 корпорація Intel знімає вини з виробництва, у 2001 року мікропроцесора Intel Celeron. 5. Постійне запам’ятовуючий пристрій. Крім оперативної пам’яті, під терміном «пам'ять «ми розуміти постійну і CMOS — пам’ять. До постійної пам’яті відносять постійне запам’ятовуючий пристрій, ПЗУ (в англомовної літературі - Read Only Memory, ROM, що дослівно перводится як «згадку лишень для читання »), перепрограммируемое ПЗУ, ППЗУ (в англомовної літературі - Programmable Read Only Memory, PROM), і флешпам’ять (flash memory). Назва ПЗУ свідчить сам за себе. Інформація в ПЗУ записується на заводе-изготовителе мікросхем пам’яті, й надалі змінити його значення не можна. У ПЗУ зберігається критично важлива для комп’ютера інформація, яка залежить від вибору ОС. Програмована ПЗУ відрізняється від зазвичайного тим, що в цій мікросхемі може стиратися спеціальними методами (наприклад, променями ультрафіолету), після чого користувач може повторно записати її у інформацію. Цю інформацію будетневозможно видалити до наступній операції стирання інформації. 6. Флеш-пам'ять. Окремо слід розповісти про флеш-пам'яті. Flash англійською — це «спалах, проблиск ». Флеш-пам'ять є енергонезалежної пам’яттю, (як і ПЗУ і ППЗУ). При вимиканні комп’ютера її вміст зберігається. Проте вміст flash-памяти можнр багаторазово перезаписувати, не виймаючи їх із комп’ютера (на відміну ППЗУ). Запис відбувається повільніше, ніж зчитування, здійснюється імпульсами підвищеного напруги. Вследcтвие цього, і навіть через її вартості, флеш пам’ять не замінить мікросхеми ОЗУ. 7. CMOS-память. CMOS-память — енергозалежна, перезаписываемая пам’ять, яка за своєї роботі, проте, майже споживає енергії. CMOS перекладається complementary metal oxode semiconductor — «комплементарний метал — оксид — напівпровідниковий ». Переваги цієї пам’яті - низька споживання, високе швидкодія. У CMOS — пам’яті комп’ютера перебувають важливі його роботи настройки, які користувач може змінювати для оптимізації роботи комп’ютера. Харчується ця пам’ять від невеликого акумулятора, убудованого в материнську плату. 8. Недоліки перезаписываемой пам’яті. Основна хиба ПЗУ — неможливість оновити інформацію у цьому виді пам’яті, — одночасно й його перевагою: дані неможливо втратити випадково і свідомо. Особливо ця зустріч стала актуальним на рубехе XX — XXI століть, з витісненням мікросхем ПЗУ на CMOS і flash-память. Розглянемо проблеми. 8.1. Втрата даних в CMOS. Комп’ютери з ISA шиною (містять процесори до i80286), мали мінімум настройок. Часто вони ще нормально працювали у своєю основною конфігурації. Ситуація після появи за комп’ютерами пам’яті більш як 16 Мбайт, ШВУ контролерів і PCI-шины. Як, здебільшого стандартна настроювання материнської плати стала незастосовною. Задля збереження настройок користувача їх почали зберігати в CMOS-памяти. Іноді вміст CMOS-памяти руйнується. Це у наступних випадках: 17. Вплив вірусу. При свою роботу вірус може спеціально впроваджуватися в CMOS-память, щоб обеспечиватиь кращі економічні умови щодо його поширення або спеціально вивести комп’ютер з експлуатації. 18. Несправність акумулятора. У окремих випадках акумулятор CMOSпам’яті може розряджатися (від часу, чи короткого замикання на платі.) У цьому вся случаесодержимое CMOS не завалиться не відразу, а, по спливанні двох — три доби. 19. Стрибок напруги під час роботи з CMOS. І тут наслідки непередбачувані. 20. Установка пароля на завантаження. Іноді користувач захисту від несанкціонованого доступу встановлює «пароль на завантаження ». Якщо він забуде пароль, то тут для запуску комп’ютера буде необхідний скидання параметрів CMOS-памяти шляхом короткого замикання її акумулятора. Для відновлення параметрів CMOS-памяти після його скидання існують опції «стандартної «та екологічно безпечній «настройки цієї пам’яті на материнської платі. Користувачу у разі доведеться відновлювати в усіх, лише частина параметрів. Опції «стандартної «і «безпечної «настройки зберігаються у ПЗУ і змінити їх! 8.2. Втрата даних в flash-памяти. Втрата даних в flash-памяти можлива за тими самими причин, що у CMOSпам’яті. Проте задля флеш-пам'яті немає можливість повернутися до початковою настановам! У зв’язку з цим втрата інформацією флеш-пам'яті то, можливо непоправної. … У 1998 року автор знав про новому черезвычайно небезпечному вірус — «Чорнобиль ». Небезпека полягала у його дії - рівно в річницю аварії на Чорнобильською АЕС цей вірус псував вміст флеш-пам'яті і найважливішою її частки — BIOS. Через війну комп’ютер було взагалі здійснювати операції виводу-введення-висновку, зокрема і завантаження операційних систем. CMOS-память ж залишалася гаразд! Оскільки мікросхема з BIOS зазвичай була припаяна до материнських платі, доводилося викидати всю материнську плату. Автору відомий тільки один спосіб 100% гарантії уникнути дії цього вірусу — апаратно заборонити перзапись флеш-пам'яті. Річ у тім, нові версії цього розмножуються лавиноподібно, немає і гарантії, що він спрацює саме у цю дату.