Проектування Цифрового пристрою

МІНІСТЕРСТВО ВИЩОЇ ОСВІТИ УКРАИНЫ.

Сумської Державний Университет.

Кафедра Автоматики і Промисловій Электроники.

ПОЯСНЮВАЛЬНА ЗАПИСКА.

до курсовому проекту за курсом: «Цифрова схемотехника» на тему: «Проектування Цифрового устройства».

ФЗ 51.6.90 803.574ПЗ.

Керівник проекту Мировицкий Р. П.

Проектував студент Симоненка А. В. групи ПЭЗ-51.

Оцінка работы.

Члени комиссии:

Суми 1999.

ЗАПРОВАДЖЕННЯ 3.

1. РОЗРОБКА СТРУКТУРНОЇ і ФУНКЦІОНАЛЬНОЇ СХЕМИ УСТРОЮ 5 1.1 Розробка структурної схеми устрою 5 1.2 Розробка функціональної схеми устрою 6 2. РОЗРОБКА ПРИНЦИПОВОЇ СХЕМИ УСТРОЮ 8 2.1 Проектування схеми детектора фронтів 8 2.2. Генератор тактових імпульсів 9 2.3 Схема підрахунку тактових імпульсів 10 2.4 Схема перетворення паралельного коду в послідовний 11 2.5 Схема управління 12 3. Укладання 15 Список ЛІТЕРАТУРИ 16 ДОДАТОК 1. Алгоритм роботи устрою 17.

Впровадження мікропроцесорної, і взагалі цифровий, техніки в устрою управління промисловими об'єктами жадає від фахівців різного профілю швидкого освоєння цій галузі знання. У процесі вироблення функціональних схем цифрових пристроїв чітко виділяються дві характерні етапу. У першому етапі, що можна назвати структурним проектуванням, поставлене неформально алгоритм розробник представляє як послідовності деяких операторів, як-от отримання результату, рахунок, перетворення коду, передача інформації. Заодно він намагається використовувати обмежений набір загальноприйнятих операторів. З використанням цих операторів, зазвичай, алгоритм можна досить невеликим їх числом. Структура алгоритму стає доступній для огляду, зрозумілою, легко читаних та забезпечення однозначного. За підсумками отриманої структури алгоритму формулюються технічні вимоги до схемами, що реалізують окремі оператори. По технічним вимогам як функціональних вузлів схеми можна застосувати або готові блоки в інтегральному виконанні, або, якщо таких мікросхем немає, синтезувати їх із простіших елементів. Такий синтез спочатку виробляється з допомогою алгебри логіки, після чого за отриманими функцій будується еквівалентна схема. Проте, зазвичай, синтезовані схеми гірше їх аналогів в інтегральному виконанні. До цього приводять такі обставини: більше часу затримки, великі габарити, більше споживання. Тому результативного проектування цифрових пристроїв розроблювач повинен вміти: вибрати найприйнятніший варіант вирішення даної поставленого завдання, працювати з алгеброю логіки, знати основні цифрові елементи й уміти їх застосовувати, наскільки можна знати найпростіші і поширені алгоритми рішення основних цілей. Знання найпоширеніших інженерних прийомів в проектуванні пристроїв дозволить у майбутньому відразу скористатися готової схемою, не займаючись непотрібної роботою. Слід зазначити, що реалізація схеми набагато складніше, аніж простий вирішення завдання в алгебрі логіки й наборі отриманої функції з логічних елементів. Насправді навіть, начебто, найпростіші елементи, необхідно включати за схемою, знати призначення всіх висновків. Необхідно знати, чим різняться елементи не більше серії. Розуміння внутрішню логіку мікросхеми особливо важливе саме спеціалістів по автоматиці і промислової електроніці, оскільки цифрові мікросхеми спочатку створювалися до виконання суворо визначених функцій у складі ЕОМ. У разі автоматики і радіотехніки часто виконують функції, не заплановані свого часу їх розробниками, і грамотне використання мікросхем у випадках прямо залежить від розуміння логіки його роботи. Гарне знання тонкощів функціонування схем вузлів стає життєво необхідним у пошуку несправностей, коли не потрібно визначити, чи є несправність у цьому вузлі або ж з його вхід надходять комбінації сигналів, куди схема вузла не розрахована. Упорядкування тестів, а тим паче розробка саме перевірених схем також вимагають дуже хороших знань засад роботи узлов.

1. РОЗРОБКА СТРУКТУРНОЇ і ФУНКЦІОНАЛЬНОЇ СХЕМИ УСТРОЙСТВА.

1.1 Розробка структурної схеми устройства.

Роботу устрою можна так. По переднього фронту імпульсу починається відлік. По прибутті заднього фронту імпульсу або за перевищенні заданого інтервалу часу відлік зупиняється. Якщо значення в лічильнику перевищує поставлене межа, на панелі відображення виводиться сигнал «помилка». Інакше на панелі відображення відображається вміст лічильника й розмір виміряного інтервалу передається в пристрій обробки. Описаний алгоритм відображено при застосуванні 1.

До складу структурної схеми ввійдуть такі елементи:. Детектор фронтів. Схема підрахунку тактових імпульсів. Тактовий генератор. Схема перетворення паралельного коду в послідовний. Схема отображения.

Структурну схему можна оскільки відображене малюнку 2.

Малюнок 1. Структурна схема.

По прибутті переднього фронту вимірюваного імпульсу детектор фронтів (ДФ) формує управляючий сигнал початку рахунки. Формовані тактовым генератором (ТГ) імпульси надходять на схему підрахунку тактових імпульсів (СУ). По прибутті заднього фронту вимірюваного імпульсу ДФ формує сигнал заразний.рахунок. У цьому кількість підрахованих імпульсів виводиться на схему відображення (УО) і крізь схему перетворення паралельного коду в послідовний (ПК) в пристрій обработки.

1.2 Розробка функціональної схеми устройства.

Детектор фронтів і двох які чекають мультивибраторов і триггера. Один який чекає мультивибратор призначений виділення заднього фронту імпульсу і скидає тригер. Інший який чекає мультивибратор призначений виділення переднього фронту імпульсу і переключає тригер в одиничне стан і виробляє сигнал скидання лічильника. Обидва мультивибратора виробляють імпульси тривалості яка потрібна на надійного перемикання триггера.

Схема підрахунку тактових імпульсів складається з елемента «І» і лічильника. Елемент «І» пропускає тактовые імпульси від генератора, лише коли тригер перебуває у одиничному стані. Лічильник забезпечує підрахунок импульсов.

Схема відображення містить регістр, дешифратор і індикатори. Використання регістру дозволяє уникнути мерехтіння під час підрахунку. Запис в регістр виконується лише з закінчення підрахунку тривалості імпульсу. Дешифратор необхідний перетворення двоично-десятичного коду в код який би відображення відповідної цифры.

Малюнок 2. Функціональна схема.

Схема перетворення паралельного коду в послідовний складається з перетворення коду 8421 в код 8421+3 і сдвигового регістру забезпечує перетворення паралельного коду в последовательный.

До складу тактового генератора входить генератор прямокутних імпульсів заданої частоти і дільник частоти для сдвигового регистра.

Визначимо розрядність індикатора по формуле:

[pic], де [pic]- максимальне значення вимірюваною величини; [pic] -точність измерения.

[pic].

Розрядність регістру з паралельним введенням і послідовним висновком інформації визначимо з те, що для відображення кожного десяткового розряду потрібно 4 бита:

[pic].

2. РОЗРОБКА ПРИНЦИПОВОЇ СХЕМИ УСТРОЙСТВА.

2.1 Проектування схеми детектора фронтов.

Малюнок 6. Схема детектора фронтов.

Який Чекає мультивибратор можна реалізувати з урахуванням мікросхеми К155АГ3. Вона має два які чекають мультивибратора із можливістю перезапуску. Кожен мультивибратор містить виходи [pic]и [pic], вхід скидання [pic]и два входу запуску: [pic]- прямий і [pic]- інверсний, з активним низьким уровнем.

Тривалість імпульсу (при [pic]) обчислимо по формуле:

[pic]. Паразитная ємність виведення RT на грішну землю близько 50пФ, тому максимальне час вихідного імпульсу 40нс. Споживаний мікросхемою К155АГ3 струм становить 66мА, який стікає коллекторный струм висновків то, можливо до 40мА.

Вхід [pic]используется для прямого запуску мультивибратора. Сигнал скидання формується з допомогою RC ланки: времязадающий конденсатор [pic] підключається між висновками 14 і 15 і навіть 6 і аналогічних сім; резисторы [pic] підключаються від висновків 15 і аналогічних сім до позитивної шині харчування 5 В. Приймемо номінали [pic] і [pic]:

Тригер можна реалізувати з урахуванням мікросхеми К555ТР2. Вона має 4 незалежних RS — триггера, що мають спільну шину харчування. Кожен триггера є входи [pic] і [pic], і навіть комплементарний вихід [pic].

Логічний елемент «І» можна реалізувати з урахуванням мікросхеми К155ЛИ1. Вона має чотири логічних елемента «І». Час затримки для мікросхеми К155ЛИ1: [pic], [pic], споживаний струм [pic], [pic].

Схема детектора фронтів і електронного ключа відображена малюнку 6. Між мікросхемою К155АГ3 і RS тригером стоїть логічний елемент «І», однією вхід якого подається логічний нуль передбачена кнопка «Пуск» для установки RS триггера у початковий (нульовий) стан. Як елемента «І» використовується один елемент мікросхеми К155ЛИ1.

2.2. Генератор тактових импульсов.

Малюнок 7. Схема тактового генератора.

Робота лічильника і сдвигового регістру необхідний генератор тактових імпульсів. Схема генератора приведено малюнку 7. Його побудовано двома елементах И-НЕ мікросхеми К155ЛА3. Частота генерації визначається з соотношения:

[pic], де НОК — найменше загальне кратну, [pic] - точність виміру, [pic] [pic]- швидкість передачи.

[pic].

Частота генерації визначається как:

[pic].

Прийнявши [pic], визначимо номінал резистора:

[pic].

Приймемо значення з номінального низки [pic].

Для отримання частот в 10 000Гц і 1200Гц необхідно застосувати делители частоти. Як делителей зручно використовувати лічильники К155ИЕ2 і К155ИЕ4. Задля реалізації розподілу п’ять використовуємо лічильник К155ИЕ2 (DA3) подаючи тактовые імпульси на вхід C1 не вдома Q1 одержимо частоту поділену п’ять. Задля реалізації розподілу на 6 використовуємо лічильник К155ИЕ4.

2.3 Схема підрахунку тактових импульсов.

Малюнок 8. Схема підрахунку тактових импульсов.

Задля реалізації схеми підрахунку тактових імпульсів використовуємо лічильники К155ИЕ6. У цих лічильниках є можливість послідовного підключення з метою підвищення розрядності. У цьому вихід «>15» підключається до тактовому входу наступного лічильника. Для отримання не вдома 12 разрядного двоично-десятичного коду потрібно 3 лічильника К155ИЕ6. Висновок перенесення останнього лічильника використовуємо для індикації ошибки.

2.4 Схема перетворення паралельного коду в последовательный.

Малюнок 9. Схема преобразования.

Задля реалізації схеми перетворення паралельного коду в послідовний виберемо параллельно-последовательный регістр зсуву із паралельною записом даних К155ИР1. К155ИР1 — четырехразрядный сдвиговый регистр.

Вхід дозволу паралельної завантаження [pic]служит для вибору режиму роботи регістру. Коли вхід [pic] подається напруга високого рівня, дозволяється робота тактового входу C2. У час приходу цей вхід негативного перепаду тактового імпульсу в регістр завантажуються дані з паралельних входів D0-D3.

Коли вхід [pic] подано напруга низького рівня, то дозволяється робота тактовому входу С1. Негативні фронти послідовності тактових імпульсів зрушують дані від послідовності входу S1 для виходу Q0, потім на Q1, Q2,Q3, тобто. вправо.

Для побудови 12 разрядного регістру зсуву необхідно з'єднати 3 регістру послідовно, причому вихід Q3 попереднього регістру з'єднується із входженням S1 последующего.

2.5 Схема управления.

Малюнок 10. Схема управления.

Для узгодження окремих вузлів устрою необхідна схема управління. До її функцій входить таке:. Управління записом даних в регістри зсуву. Управління зрушенням даних записаних в регістри зсуву. Припинення передачі в пристрій обробки після передачі 12 розрядів Аналіз вищесказаного, дозволяє: зробити такі висновки про необхідних компонентах схеми управління: 1. Для управління зрушенням знадобиться лічильник з перерахунком до 12 2. Для припинення передачі знадобиться електронний ключ на триггере 3. Для узгодження за часом перемикання логічних елементів знадобляться елементи задержки.

Запропонована схема управління зображено малюнку 10.

По задньому фронту змінюваного імпульсу із виходу детектора фронтів на вхідну схему затримки надходить позитивний імпульс. З схеми затримки цей імпульс надходить на вхід [pic]триггера (електронного ключа), і навіть на вхід C2 регістрів зсуву. На виході [pic] формується логічний нуль і крізь елемент затримки надходить на вхід [pic]регистров зсуву, що переводить регістри в режим зсуву. Після вступу заднього фронту імпульсу на вхід С2 регістрів зсуву відбувається запис у ці регістри із виходу схеми підрахунку. Саме тоді тригер вже встановлено у одиничне стан і логічна одиниця із виходу [pic] надходить на елемент «ІНЕ», що дозволяє тактовым імпульсам надходити на вхід C1 регістрів зсуву. Після досягнення лічильником значення 12 через елемент «І» сигнал надходить на вхід R триггера і переводить їх у нульовий стан, цим закриваючи тактовым імпульсам шлях через елемент «И-НЕ».

Малюнок 11. Тимчасові діаграми роботи устройства.

3.

Заключение

.

За виконання даної курсової роботи було проведено розрахунок і його побудова вузлів і комбінаційних схем. Враховувалися основні параметри що впливають роботу цифрового устрою. Був зроблено синтез структурної, функціональної і електричної принципової схем заданого устрою, обрані і обгрунтовані критерії добору інтегральних мікросхем, проведена їх порівняльна оценка.

1. Методичні вказівки до курсової роботу з дисципліни «Цифрова схемотехника» на задану тему «Проектування цифрового устрою». 2. Шило В. Л. Популярні цифрові мікросхеми: довідник, — Москва; металургія, 1988,-352 з. 3. Орнадский В. П. Автоматичні вимірювання, і прилади. — До.; Техника, 1990 ;

448с. 4. Цифрові і аналогові інтегральні мікросхеми: Довідник /.

С.В.Якубовский, Л. И. Нильсон, В. И. Кулешова та інших./ Під ред.

С.В.Якубовского.-М.: Радіо і зв’язок, 1990.-496с.

ДОДАТОК 1. Алгоритм роботи устройства.