Шифратори, дешифратори, тригери

Міністерство Вищої і Середнього Специального.

Освіти Республіки Узбекистан.

Наманганский Инженерно-Педагогический Институт.

Факультет: «Информатика».

Кафедра: «Інформатика і Інформаційні Технологии».

ЛАБОРАТОРНА РАБОТА.

На тему: «Шифратори, дешифраторы, триггеры».

Выполнил:

Студент групи 4-ИАТ-2000.

Черкасов Андрій Викторович.

Наманган-2003.

ШИФРАТОРИ І ДЕШИФРАТОРЫ.

У ЕОМ, соціальній та інших пристроях дискретної техніки часто виникає у перетворення n-разрядного двоичного коду в одноразрядный код з повним правом Е=2n чи зворотного перетворення. Логічні устрою, здійснюють такі перетворення, називаються відповідно дешифраторами і шифраторами. Нижче розглянемо приклади побудови шифраторів і дешифраторів на ПЭ (порогові елементи) і ФН (формальні нейроны).

Спочатку розглянемо схеми дешифратора. Для перетворення n-разрядного двоичного коду дешифратора зазвичай будується на 2N клапанах (елемент І), кожен із яких має n виходів. На входи клапанів подаються набори двійкових змінних (аргументи), причому прямі значення змінних знімаються з одиничних виходів відповідних тригерів, а инверсные значення — з нульових виходів. Якщо n мало, то схема виходить однокаскадной й у побудови такого дешифратора, потрібні рівно 2N елементів. Якщо ж n велике, а число входів клапана обмежена, то схема виходить многокаскадной (багатоступінчастої) й у побудови такого дешифратора потрібно значну кількість элементов.

Аналогічний стан має місце у разі побудови дешифраторів на ПЭ і ФН. Для побудови дешифратора на ПЭ в найпростішому разі можна взяти ПЭ, який реалізує функцію І, і можуть побудувати схему, повністю ідентичну схемою клапанах. У цьому користуються як прямі, і инверсные значення аргументів, оскільки дешифратор реалізує систему функций.

[pic] (1−1).

При збільшенні розрядності дешифрируемого двоичного коду, щоб побудувати одноступенчатую схему, елемент доведеться ускладнити. Тож якщо [pic], то ролі основного елемента дешифратора можна застосувати ФН, що використовується за іншими пристроях як приймальний елемент. У цьому вся ФН вхідні елементи АБО можна як елементи І при негативної логіці. Знімаючи інформацію з інверсного виходу ФН таких елементах, можна реалізувати функцію (1−1) дешифратора.

На малюнку 1 показано схема трёхвходового дешифратора на ПЭ. Характерна риса цього дешифратора у цьому, що він використовує лише прямі значення і працює за синхронному принципу. Коли шину З подано високий потенціал, то дешифратор відкрито й працює належним чином; Якщо ж в цій шині є низький потенціал, відповідний логічному 0, то дешифратор закритий (блокований) і усіх її виходах є нулі. Вочевидь, якщо прибрати шину синхроимпульсов і знизити пороги елементів на одиницю, одержимо асинхронний дешифратор з вихідними двухвходовыми элементами.

На малюнку 2 показаний інший варіант асинхронного двоичновосьмеричного дешифратора, у якому задіяні лише прямі значення аргументів. Проте недоліком, як президенти цієї, і попередньої схеми можна вважати те що них використовуються різнотипні элементы.

З використанням многовходовых ПЭ з прямим і инверсным виходами дешифратор можна побудувати на однотипних елементах. На малюнку 3 показаний двоично-восьмеричный дешифратор, побудований на однотипних ПЭ, кожен із яких має чотири входу з вагами +1 і тільки вхід із -1, поріг +2, прямий і інверсний виходи. Необхідні функції дешифратора (1−1) цим елементом реалізуються шляхом підключення деяких входів до постійних логічним рівням 0 чи 1 і зняття інформації з прямого чи інверсного виходу элемента.

Багатоступінчасті дешифраторы на ФН і ПЭ будуються точно як і, як у булевых елементах. Тому і думати рассматривать.

Нерідко із єдиною метою економії устаткування вигідно дешифратор реалізувати не так на стандартних логічних елементах, а вигляді спеціальної схеми, помещаемой щодо одного корпусе.

Шифратор виконує протилежну дешифратору функцію, тобто перетворює одноразрядный код з повним правом Е=2n в n-разрядный двоїчний код. При побудові шифратора на ПЭ і ФН можна використовувати елементи, реалізують функцію АБО, з прямими і инверсными виходами. На малюнку 4 показаний приклад такої восьмерично двоичного шифратора.

На малюнку 5 показаний шифратор, побудований на мажоритарних елементах «2 чи більше з 3». Виходи МЕ (мажоритарні елементи) попарно об'єднані, тобто. на виходах реалізована операція АБО по високого рівня (монтажне АБО). Цей шифратор працює за синхронному принципу, тобто двоїчний код з’являється з його виході лише, вступаючи синхроимпульса.

При побудові многовходового шифратора, як у разі булевых елементів, можна використовувати многовходовые складання чи побудувати кількаступеневий схему.

З огляду на можливості сучасної інтегральної технології, шифратори вигідніше реалізувати не так на логічних елементах, а вигляді спеціальної мікросхеми. У цьому виходить великий виграш в устаткуванні. На малюнку 6 приведено електрична схема шифратора, яка придатна для інтегрального виконання й сумісна зі схемами нейронних элементов.

ТРИГГЕРЫ.

Є різноманітні типи тригерів на потенційних елементах: RSтригери (синхронні і асинхронні), D-триггеры типів Latche і Edge, RST-, D-, і JK-триггеры типу ведущий-ведомый (Master-Slave) тощо. Розглянемо приклади побудови таких тригерів на НЛЭ (нейронные логічні элементы).

Функцію асинхронного RS-триггера аналітично можна описати так: [pic](2−1), де [pic], якщо [pic], і p=0, якщо [pic]. Припустимо, що у аналізованому триггере комбінація сигналів R=1, S=1 є запрещённой, тобто [pic]. Тоді, позначаючи R? x1 S? x2, Q (t)?x3, Q (t+1)=F, получим:

[pic](2−2).

Зображуючи цю функцію як точкової діаграми, та був перетворюючи їх у порогову діаграму і синтезуючи ФНО за алгоритмом синтезу ФН, одержимо найпростішу схему RS-триггера, показану малюнку 2−1а. Неважко перевірити, що за відсутності сигналів R і P. S (R=S=0) одиничне стан триггера, тобто возбуждённое стан нейрона, стійко завдяки зворотному зв’язку з прямого виходу. Нульове стан триггера також стійко, бо вона відповідає невозбуждённому стану нейрона. При вступі сигналу R=1 чи S=1 стан нейрона, отже, стан триггера изменяется.

По функции (2−2) можна синтезувати також інші виходи RS-триггера на ФНР, ФНЗ чи ФНО, але вони простіше даної схемы.

Припустимо в триггере дозволяється комбінація R=S=1, тобто p=1. Тоді з (2−1) матимемо: [pic](2−3).

Користуючись алгоритмом синтезу оптимального нейрона, одержимо найпростіший ФН, який реалізує цю функцію, тобто схему RS-триггера, яка показано на малюнку 2−1б. Як бачимо, тут замість ФН отримано ПЭ. Проте за технічної реалізації цей ПЭ вимагає більше компонентів (транзисторів і резисторів), ніж ФН, показаний малюнку 2−1а, оскільки ПЭ має три синаптичних входу, а ФН — два (один синаптический вхід вимагає чотири компонента). Елемент АБО в ФН додає на синаптический вхід лише транзистор.

Якщо отриману відповідно до (2−3) крапкову діаграму піддавати перетворенню типу Px1x1 — одержимо нову крапкову діаграму, по якої, синтезуючи мінімальний нейрон, одержимо схему RS-триггера, показану малюнку 2−1 В. Як бачимо, де вже потрібно один МЕ «2 чи більш із 3». У цій схемі вхід R працює за негативної логіці, тобто логічного одиниці відповідає низький потенциал.

Роботу синхронного RS-триггера аналітично можна наступній системою функций:

[pic] (2−4) де логічна змінна З відповідає синхроимпульсу. Кожна з цих формул представляє функцію трьох змінних і полягає відповідної точкової диаграммой.

Синтезуючи ФН, реалізують цих функцій, одержимо два ідентичних ПЭ з вагами +1, +1, +2 і порогом +2. Обидва ці ПЭ мають загальну вхідну зміну З, а, по інших аргументів відрізняються. Поєднуючи ці дві ПЭ відповідно до (2−4), одержимо схему синхронного RS-триггера, показану малюнку 2−2б. Якщо з функції (2−5) синтезувати ФНО, виходить нейрон з аналогічної структурою і той полярністю синхроимпульса. Тут і далі приймається, що (синапс) НЛЭ збуджений, якби нього подано високий рівень потенциала.

На малюнку 2−3 наведено схеми простих D-триггеров з R і P. S входами на ПЭ і ФН. Схеми побудовано в такий спосіб, що мені геть відсутнє змагання (гонка) сигналів. У схемах входи R і P. S працюють за асинхронному принципу, а інформаційний сигнал D записується в тригер лише, вступаючи синхроимпульса. У схемою малюнка 2−3а, вхід R працює за негативної логіці, тобто. в нормальних умов за відсутності сигналу Вуст. 0 на вході R є високий рівень потенціалу. Тут використовують як прямі, і инверсные значення синхроимпульсов. У схемою малюнка 2−3б, прямим виходом триггера служить інверсний вихід нейрона. Найпростіший з погляду технічної реалізації є схема малюнка 2−3б.

Розглянемо роботу схеми малюнка 2−3б. За відсутності вхідних сигналів схема може у одному з цих двох стійких станів — нейрон збуджений (Q=0) і збуджений (Q=1). При Q=0, завдяки зворотний зв’язок, сумарна активність (?) синапсів дорівнює +2 чи +1 залежно від цього, що є на інформаційному вході D. Оскільки [pic], то обох випадках стан схеми устойчивое.

Припустимо Q=1, D=0б тобто нейрон не збуджений і інформаційному вході є низький потенціал. По прибутті синхроимпульса в нейроне порушуються два синапса з вагами +2 і -1. Оскільки [pic], то нейрон порушується та зворотний зв’язок підтримує цей стан після зняття синхроимпульса. Отже, зі вступом синхроимпульса (З) в тригер записується інформація 0, має на вході D. Якщо на момент надходження наступного синхроимпульса інформація на вході D не змінюється, стан 0 триггера теж зміниться. Припустимо тепер інформація на вході змінилася (D=1). Тоді, оскільки З відсутня, стан триггера не змінюється, позаяк у нейроне знову порушено два синапса з вагами -1 і +2 і [pic]. По прибутті З в нейроне виявляються возбуждёнными все три синапса і те що [pic], нейрон перетворюється на невозбуждённое стан, то є тригер переключається на 1. За інших випадках схема працює аналогічним образом.

У цій схемі, якби інформаційний вхід триггера подавати сигнал[pic] і щось поміняти місцями виходи, вийде D-триггер, інформаційний вхід якого працює за негативної логике.

Розглянемо тригери зі счётными входами, чи пізно це звані Ттригери. У найпростішому разі Т-триггер можна побудувати двома RSтриггерах типу малюнка 2−2а, з додаванням деяких входів чи вентилів, як це робиться зазвичай при побудові Т-триггера на булевых елементах. Однак цьому знадобляться 4−6 елементів, тобто схема виходить сложной.

На малюнку 2−4 показано схема счётного триггера, побудована у трьох мажоритарних елементах. Робота в счётном режимі на управляючі входи y1 і y2 подається постійно високий рівень потенціалу 1. При кожному вступі счётного сигналу Т вихід Q-триггера переключається в протилежне стан, причому робочим перепадом є негативний перепад счётного сигналу, тобто тригер працює за принципом MasterSlave, МЭ1 і МЭ2 утворюють провідний тригер, а МЭ3-ведомый. На малюнку 2−4 справа показано тимчасова діаграма роботи триггера. Максимальна частота перемикання цього триггера в счётном режимі дорівнює: [pic], де ?-затримка одного елемента. На малюнку 2−5 наведено схеми Ті RST-триггеров, побудованих двома ФНР і ФНО відповідно. Обидві схеми працюють відповідно до тимчасової діаграмі, приведённой малюнку 2−5 внизу. Верхній нейрон Нм реагує на позитивний перепад счётного сигналу і називається провідним (Master) елементом, а нижній нейрон Нs реагує на негативний перепад счётного сигналу і називається відомим (Slave) елементом. Ведений нейрон Нs нагадує попереднє стан триггера тимчасово, однакову тривалості що запускає сигналу. Це властивість схеми в певний час утримувати у собі інформацію, як про поточному, і попередній стані - дуже важливо. Як показано далі, воно широко використовується при побудові логічних пристроїв на таких триггерах.

Розглянемо роботу триггера малюнка 2−5а. Припустимо, що тригер перебуває у стані 0, тобто Q'=Q=0, і вхід Т надходить сигнал (високий потенціал). Цей сигнал збуджує нейрон Нм через синапс із +1, а нейрон Нs залишається в невозбуждённом стані, що у ньому до перемикання Нм порушено два синапса з вагами +1 і -2 і сумарна активность[pic], а після перемикання Нм порушено все три синапса з вагами +1 і -2 і сумарна активность[pic]. Отже, перебувають у вході Т стоїть високий потенціал, Нм перебуває у возбуждённом стані, а Нs — в невозбуждённом. Після зняття сигналу на вході Т (подано низький потенціал) нейрон Нs також перетворюється на возбуждённое стан завдяки синапсу, пов’язаному з виходом Q', а нейрон Нм не змінює свого майна. Отже, за період вхідного сигналу тригер переключається повністю зі стану 0 до стану 1. Протилежне переключення зі стану 1 до стану 0 відбувається аналогічним образом.

Максимальне швидкодія триггера малюнку 2−5 в счётном режимі одно: [pic]. Для установки триггера до стану 0 чи 1 досить на відповідний вхід подати позитивний імпульс з тривалістю [pic], то є Rі P. Sвходи триггера працюють за асинхронному принципу.

На малюнку 2−6 показаний ведущий-ведомый (Master-Slave) D-триггер (далі називатимемо MSD-триггером) з пара фазным входом і тимчасова діаграма його роботи. По прибутті синхроимпульса його позитивний перепад записує інформацію D в провідному нейроне Нм, у своїй стан відомого нейрона залишається колишнім. Негативний перепад синхроимпульса, стан ведучого нейрона записує в відомому нейроне Нs. Як бачимо, інформація не вдома цього триггера з’являється із, рівної тривалості синхроимпульса. Тому цей тригер іноді називають також затриманим D-триггером на відміну простого D-триггера.

Як відомо, універсальним типом триггера є JK-триггер, котрі можуть працюватиме, як як синхронного RS-триггера, і у режимі Т-триггера і MSD-триггера. Розглянутий малюнку 2−4 Т-триггер можна перетворити на JK-триггер, якби управляючі входи y1 і y2 подати сигнали J і K відповідно, але в вхід Т подати синхроимпульсы. Якщо ж вхід у1 подати сигнал D, але в вхід y2 — сигнал[pic], цей тригер перетвориться на MSD-триггер з парафазным входом.

На малюнку 2−7 приведено схема JK-триггера на АБО — нейронах. Хоча у схемою використовуються пряме і інверсне значення тактирующего сигналу, але змагання (гонка) сигналів геть відсутнє. При J=K=1 тактирующий сигнал впливає на тригер. Якщо J=K=0 чи ці входи об'єднані з входом [pic], то тригер працює у счётном режимі, тобто перетворюється на Ттригер. У інших випадках тактирующий сигнал записує вхідну інформацію в тригер, причому знову верхній нейрон є головним, а нижній — ведомым.

Розглянемо роботу приведённого JK-триггера. У вихідному стані відсутня тактирующий сигнал, тобто C=0, а [pic]. У цьому тригер може знаходитися чи може 0, або у 1. Обидва ці стану триггера стійкі. Справді, скажімо тригер перебуває у стані 0. Це означає, що Q=Q'=0. Нм не збуджений, позаяк у ньому порушено один позитивний і тільки негативний входи, сума терезів котрих значно менша порога (+1). Отже, стан Нм стійке. У Нs збуджений негативний вхід, пов’язані з [pic]. Тому стан Нs також устойчивое.

Так стійко також одиничне стан триггера, коли Q=Q'=1, завдяки зворотним зв’язків із прямих виходів нейронів до своїх ж позитивним входам.

За відсутності тактирующего сигналу (С=0) зміна інформації на входах J і K важить на тригер. Припустимо тригер перебуває у стані 0 і J=1, K=0. Поки С=0, тобто [pic], сигналу J не діє позитивний вхід Нм, пов’язані з елементом АБО, залишається возбуждённым, оскільки J=1, а гальмуючий вхід гаситься, оскільки К=0. Через війну Нм порушується, тобто Q'=1. Цей сигнал неспроможна порушувати Нs поки С=1. При зняття тактирующего сигналу високий потенціал виходу Q' підтримує Нм в возбуждённом стані перебуває й одночасно збуджує Нs, тобто виходить Q=1.

Отже, позитивний перепад тактирующего сигналу переключає Нм, а негативний перепад — Hs. У підсумку, після одного тактирующего імпульсу тригер переключається зі стану 0 до стану 1.

У стані, коли Q=1, J=1, K=0, при повторному надходженні тактирующего сигналу стан Нм, отже, і соціальне становище всього триггера не зміниться, бо за С=1, [pic]оба входу Нм залишаються возбуждёнными, причому позитивний вхід від сигналу J, негативний вхід від сигналу Q.

При поєднанні входів J і K з входом [pic]или під час подачі на входи J і K постійного низького потенціалу (J=K=0) тригер змінює своє стан на протилежне при кожному вступі тактирующего сигналу З, тобто перетворитися на Т-триггер.

Роботу описаного JK-триггера можна сформулювати наступним образом:

[pic], де Q (t) — стан триггера в останній момент t.

Коли входи J і K триггера подавати инверсные значення сигналів, то тригер працюватиме аналогічно. Для переходу в счётный режим необхідно для цієї входи подавати сигнал 1 чи об'єднати їх з сходом С.

На малюнку 2−8 показаний варіант JK-триггера, де використовуються однополярные тактирующие сигнали З і всі виходи працюють за позитивної логике.

Можна навести багато інших варіантів тригерів, побудованих на ПЭ і ФН різних типов.

ВИКОРИСТАНА ЛИТЕРАТУРА.

1. С. О. Мкртчян «Проектування логічних пристроїв ЕОМ на нейронних елементах», Москва, «Енергія», 1977, Стр.74−78.

2. С. О. Мкртчян «Проектування логічних пристроїв ЕОМ на нейронних елементах», Москва, «Енергія», 1977, Стр.40−49.

———————————- Рис. 1. Синхронний Рис. 2. Асинхронний дешифратор втричі дешифратор втричі входу входа Рис. 3. Асинхронний дешифратор на однотипних ПЭ входу входа Рис. 4. Асинхронний Восьмерично-двоичный шифратор Рис. 5. Синхронний восьмерично-двоичный шифратор на МЭ Рис. 6. Електрична схема восьмерично-двоичного шифратора на перемикачах тока.

Рис. 2−1. Асинхронні RS-триггеры.

Рис 2−2. Синхронні RS-триггеры.

Рис. 2−3. Прості RSD-триггеры (защёлки).

Рис. 2−4. Счётный тригер на МЭ.

Рис. 2−5. T-триггеры типу MS на ФН Рис. 2−6. D-триггер типу MS з парафазным входом Рис. 2−7. JK-триггер типу MS на ФНО Рис. 2−8. Варіант JK-триггера на ФНР.

[pic].